LTC1644
9
1644f
PI FU CTIO S
UUU
止/在 (管脚 5):
数字的 输入. 连接 这 cpci bd_sel#
信号 至 这 止/在 管脚. 当 这 止/在 管脚 是 牵引的
低, 这 门 管脚 是 牵引的 高 用 一个 65
µ
一个 电流 源
和 这 内部的 12v 和 –12v switches 是 转变 在.
当 这 止/在 管脚 是 牵引的 高, 这 门 管脚 将 是
牵引的 至 地面 用 一个 225
µ
一个 电流 源 和 这 12v
和 –12v switches 转变 止.
这 止/在 管脚 是 也 使用 至 重置 这 电子的 电路
breaker. 如果 这 止/在 管脚 是 cycled 高 和 低 下列的
这 trip 的 这 电路 breaker, 这 电路 breaker 是 重置
和 一个 正常的 电源-向上 sequence 将 出现.
故障 (管脚 6):
打开-流 数字的 i/o. 故障 是 牵引的 低
当 一个 电流 限制 故障 是 发现. 电流 限制 faults
是 ignored 直到 这 电压 在 这 计时器 管脚 是 在里面 1v
的 12v
在
. once 这 计时器 循环 是 完全, 故障 将
拉 低 和 这 碎片 latches 止 在 这 事件 的 一个
overcurrent 故障. 这 碎片 将 仍然是 latched 在 这 止
状态 直到 这 止/在 管脚 是 cycled 高 然后 低.
forcing 这 故障 管脚 低 和 一个 外部 拉-向下 将
导致 这 碎片 至 是 latched 在 这 止 状态 之后 一个 45
µ
s
deglitching 时间.
pwrgd (管脚 7):
打开-流 数字的 电源 好的 输出.
连接 这 cpci healthy# 信号 至 这 pwrgd 管脚.
pwrgd 仍然是 低 当 v
12VOUT
≥
11.1v, v
3VOUT
≥
2.9v, v
5VOUT
≥
4.62v 和 v
EEOUT
≤
–10.5v. 当 任何 的
这 供应 falls 在下 它的 电源 好的 门槛 电压,
pwrgd 将 go 高 之后 一个 10
µ
s deglitching 时间.
地 (管脚 8):
碎片 地面.
resetin (管脚 9):
数字的 输入. 连接 这 cpci pci_rst#
信号 至 这 resetin 管脚. 拉 resetin 低 将 导致
resetout 至 拉 低.
resetout (管脚 10):
打开-流 数字的 输出. 连接
这 cpci local_pci_rst# 信号 至 这 resetout 管脚.
resetout 是 这 logical 结合体 的 resetin 和
pwrgd.
驱动 (管脚 11):
precharge 根基 驱动 输出. 提供
根基 驱动 为 一个 外部 npn 发射级-追随着 这个 在
转变 biases 这 precharge node.
precharge (管脚 12):
precharge 监控 输入. 一个 在-
碎片 错误 放大器 servos 这 驱动 管脚 电压 至 保持
这 precharge node 在 1v.
5V
在
(管脚 13):
5v 供应 sense 输入. 一个 欠压
lockout 电路 阻止 这 switches 从 turning 在
当 这 电压 在 这 5v
在
管脚 是 较少 比 2.48v. 如果 非
5v 输入 供应 是 有, 系 这 5v
在
至 这 3v
在
管脚.
5V
SENSE
(管脚 14):
5v 电流 限制 sense. 和 一个 sense
电阻 放置 在 这 供应 path 在 5v
在
和
5V
SENSE
, 这 门 管脚 电压 将 是 调整 至 维持
一个 常量 51mv 横过 这 sense 电阻 和 一个 常量
电流 通过 这 转变 当 这 计时器 管脚 是 低. 一个
foldback 特性 减少 这 电流 限制 作 这 电压 在
这 5v
输出
管脚 approaches 地.
当 这 计时器 管脚 是 高, 这 电路 breaker 函数 是
使能. 如果 这 电压 横过 这 sense 电阻 超过
55mv 但是 是 较少 比 150mv, 这 电路 breaker 是 tripped
之后 一个 45
µ
s 时间 延迟. 在 这 事件 这 sense 电阻
电压 超过 150mv, 这 电路 breaker trips immedi-
ately 和 这 碎片 latches 止. 至 使不能运转 这 电流 限制,
5V
SENSE
和 5v
在
能 是 短接 一起.
门 (管脚 15):
高 一侧 门 驱动 为 这 外部 3.3v
和 5v n-途径 通过 晶体管. 需要 一个 外部
序列 rc 网络 至 compensate 这 电流 限制 循环
和 设置 这 最小 ramp-向上 比率. 在 电源 向上, 这
斜度 的 这 电压 上升 在 这 门 是 设置 用 这 65
µ
一个
电流 源 连接 至 12v
在
和 这 外部 ca-
pacitor 连接 至 地 (c1, 看 图示 1) 或者 用 这 3.3v
或者 5v 电流 限制 和 这 大(量) 电容 在 这 3v
输出
或者 5v
输出
供应 线条 (c
加载(5vout)
或者 c
加载(3vout)
, 看
Figure␣ 1). 在 电源 向下, 这 回转 比率 的 这 门
电压 是 设置 用 这 225
µ
一个 电流 源 连接 至
地 和 这 外部 门 电容 (c1, 看 图示 1).
这 电压 在 这 门 管脚 将 是 modulated 至 维持
一个 常量 电流 当 也 这 3v 或者 5v 供应 go
在 电流 限制 当 这 计时器 管脚 是 低. 在 这 事件
的 一个 故障 或者 一个 欠压 情况, 这 门 管脚 是
立即 牵引的 至 地.
3V
SENSE
(管脚 16):
3.3v 电流 限制 设置. 和 一个 sense
电阻 放置 在 这 供应 path 在 3v
在
和
3V
SENSE
, 这 门 管脚 电压 将 是 调整 至 维持
一个 常量 51mv 横过 这 sense 电阻 和 一个 常量
电流 通过 这 转变 当 这 计时器 管脚 是 低. 一个
foldback 特性 减少 这 电流 限制 作 这 电压 在
这 3v
输出
管脚 approaches 地.
: 点此下载
