产品 overview s3c72n2/c72n4/p72n4
1-6
表格 1-1.s3c72n2/c72n4管脚 descriptions (持续)
管脚 名字 管脚
类型
描述 号码 Share
管脚
重置
值
电路
类型
LCDSY i/o lcd 同步 时钟 输出 为
lcd 显示 expansion
26 p3.1 输入 D
TCL0 I External 时钟 输入 为 计时器/计数器 0 20 p1.3 输入 一个-4
TCLO0 i/o 计时器/计数器 0 时钟 输出 21 P2.0 输入 D
INT0
INT1
I 外部 中断. 这 triggering 边缘 为
int0 和 int1 是 可选择的.仅有的 int0 是
同步 和 这 系统 时钟.
17
18
p1.0
p1.1
输入 一个-4
INT2 I quasi-interrupt 和 发现 的 rising
边缘 信号.
19 p1.2 输入 一个-4
KS0–KS3 i/o quasi-中断 输入 和 下落 边缘
发现.
29–32 P6.0–P6.3 输入 D
CLO i/o Cpu c锁 输出 23 p2.2 输入 D
BUZ i/o 2, 4, 8 或者 16 khz 频率 输出 为
buzzer 声音和 4.19 mhz 主要的 系统
时钟 或者 32.768 khz subsystem 时钟.
24 p2.3 输入 D
X
在
,
X
输出
– 结晶, 陶瓷的 或者 rc 振荡器 管脚 为
主要的系统 时钟.(为 外部 时钟
输入, 使用 x
在
和 输入 x
在
’s 反转
阶段 至 x
输出
)
12,11 – – –
XT
在
,
XT
输出
– 结晶 振荡器 管脚 为 subsystem
时钟.(为 外部 时钟 输入, 使用 xt
在
和 输入 xt
在
’s 反转 阶段 至 xt
输出
)
14,15 – – –
V
DD
– 主要的 电源 供应 9 – – –
V
SS
– 地面 10 – – –
重置
– 重置 信号 16 – 输入 B
测试 – 测试 信号 输入 (必须 是 连接 至
V
SS
)
13 – – –
便条:
拉-向上 电阻器 为所有 i/o 端口automatically 无能 如果 它们 是 配置 至 输出 模式.