www.fairchildsemi.com 2
DM74LS574
函数的 描述
这 dm74ls574 组成 的 第八 边缘-triggered flip-flops
和 单独的 d-类型 输入 和 3-状态 真实 输出.
这 缓冲 时钟 和 缓冲 输出 使能 是 com-
mon 至 所有 flip-flops. 这 第八 flip-flops 将 store 这 状态
的 它们的 单独的 d 输入 那 满足 这 建制 和 支撑
时间 (所需的)东西 在 这 低-至-高 时钟 (cp) tran-
sition. 和 这 输出 使能 (oe
) 低, 这 内容 的
这 第八 flip-flops 是 有 在 这 输出. 当 这
OE
是 高, 这 输出 go 至 这 高 阻抗 状态.
运作 的 这 oe
输入 做 不 影响 这 状态 的 这
flip-flops.
逻辑 图解