8 DS191PP2
CS8904
结晶 lan™ 四方形 ethernet transceiver
cirrus 逻辑 先进的 产品 数据手册
2.1 控制 接口
dupsel[0:3] - duplex 选择. 输入, 管脚 3, 77, 53, 和 27.
当 autosel 是 低, 设置 这个 管脚 高 将 强迫 这 端口 在 全部 duplex 运作 和
设置 这个 管脚 低 将 强迫 这 端口 在 half duplex 运作. 当 autosel 是 高,
设置 这个 管脚 高 indicates 那 全部 和 half duplex 能力 应当 是 advertised, 和
设置 这个 管脚 低 indicates 那 仅有的 half duplex 能力 应当 是 advertised.
autosel[0:3] - 自动-negotiation 选择. 输入, 管脚 4, 76, 54, 和 26.
设置 这个 管脚 高 将 导致 这 端口 至 自动-negotiate, automatically selecting half 或者 全部
duplex 运作. 当 低, 自动-negotiation 是 无能 和 这 duplex 的 这 端口 是
控制 用 这 dupsel 管脚.
loop[0:3] - 端口 loopback 使能. 输入, 管脚 5, 75, 55, 和 25.
端口 loopback 使能: 设置 这个 管脚 高 将 导致 这 输入 数据 在 这 txdata 管脚 为
这个 端口 至 呈现 在 这 rxdata 管脚 为 这个 端口. tx+ 和 tx- 将 仍然是 空闲 和 任何 数据
received 在 rx+ 和 rx- 将 是 ignored. 设置 这个 管脚 低 将 结果 在 正常的 运作 的
这 端口.
txenbl[0:3] - transmit 使能. 输入, 管脚 2, 78, 52, 和 28.
transmit 使能: 当 这个 管脚 是 asserted, 这 输入 数据 为 这个 端口, 呈现 在 这 txdata
管脚, 是 输入 至 这 cs8904 使用 这 transmit 时钟, txclk. 当 这个 管脚 是 deasserted, tx+
和 tx- 输出 管脚 是 空闲.
txdata[0:3] - transmit 数据. 输入, 管脚 1, 79, 51, 和 29.
这 数据 至 是 transmitted 是 提交 在 这个 管脚 使用 nrz encoding 和 同步 用
这 transmit 时钟, txclk. 数据 是 accepted 当 txenbl 是 高.
txclk - transmit 时钟. 输出 和 4 毫安 驱动, 管脚 42.
一般 transmit 时钟 为 所有 四 端口. txenbl 是 使用 至 控制 这 抽样 的 txdata
使用 txclk.
coll[0:3] - collision 发现 状态. 输出 和 4 毫安 驱动, 管脚 98, 82, 48, 和 32.
这个 输出 管脚 将 assert 至 表明 那 一个 collision 有 被 发现 在 这个 端口 和
deasserts 当 这 collision 是 非 变长 呈现. 当 运行 在 全部 duplex 模式,
collisions 将 不 出现 和 coll 将 不 转变.
cd[0:3] - 运输车 发现 状态. 输出 和 4 毫安 驱动, 管脚 99, 81, 49, 和 31.
这个 输出 管脚 是 asserted 当 receive 数据 是 有 在 这 rxdata 管脚 为 这个 端口.
duplex[0:3] - duplex 状态. 输出 和 4 毫安 驱动, 管脚 93, 87, 43, 和 37.
这个 输出 仍然是 高 当 这 端口 是 运行 全部 duplex, 和 仍然是 低 当 这 端口
是 运行 half duplex.
: 点此下载
