飞利浦 半导体 产品 规格
SA70251ghz 低-电压 fractional-n synthesizer
1996 8月 6
9
交流 定时 特性
数据
D0 D1
t
SW
时钟
STROBE
时钟 使能 时钟
无能
store 数据
变换 在 数据
时钟
strobe (b, c, d, e) words
STROBE
(一个 文字)
t
W
50% 50%
t
SU
last 时钟 第一 clockfirst 时钟
50%
t
SU
t
H
t
SU
D0
d22,
D30
d23,
D31
SR00604
图示 5. 串行 输入 定时 sequence
函数的 描述
串行 输入 程序编制
这 串行 输入 是 一个 3-线 输入 (时钟, strobe, 数据) 至
程序 所有 计数器 ratios, dacs, 选择 和 使能 位. 这
程序编制 数据 是 structured 在 24 或者 32 位 words; 各自 文字
包含 1 或者 4 地址 位. 图示 5 显示 这 定时 图解 的
这 串行 输入. 当 这 strobe = l, 这 时钟 驱动器 是 使能
和 在 这 积极的 edges 的 这 时钟 这 信号 在 数据 输入 是
clocked 在 一个 变换 寄存器. 当 这 strobe = h, 这 时钟 是
无能 和 这 数据 在 这 变换 寄存器 仍然是 稳固的.
取决于 在 这 1 或者 4 地址 位 这 数据 是 latched 在
不同的 working 寄存器 或者 temporary 寄存器. 在 顺序 至 全部地
程序 这 synthesizer, 4 words 必须 是 sent: d, c, b 和 a.
图示 6 和 表格 1 显示 这 format 和 这 内容 的 各自
文字. 这 e 文字 是 为 测试 目的 仅有的. 这 e (测试) 文字 是
重置 当 程序编制 这 d 文字. 这 数据 为 cn 和 pr 是
贮存 用 这 b 文字 在 temporary 寄存器. 当 这 一个 文字 是
承载, 这 数据 的 这些 temporary 寄存器 是 承载 一起 和
这 一个 文字 在 这 工作 寄存器 这个 避免 false temporary
主要的 分隔物 输入. cn 是 仅有的 承载 从 这 temporary 寄存器
当 一个 短的 24 位 a0 文字 是 使用. cn 将 是 直接地 承载 用
程序编制 一个 长 32 位 a1 文字. 这 标记 长 在 这 d 文字
确定 whether a0 (长 = “0”) 或者 a1 (长 = “1”) format 是
适用. 这 一个 文字 包含 新 数据 为 这 主要的 分隔物.
主要的 分隔物 同步
这 一个 文字 是 承载 仅有的 当 一个 主要的 分隔物 同步
信号 是 也 起作用的 在 顺序 至 避免 阶段 jumps 当
reprogramming 这 主要的 分隔物. 这 同步 信号 是
发生 用 这 主要的 分隔物. 这 信号 是 起作用的 当 这 nm1
分隔物 是 counting 向下 从 这 编写程序 值. 这 新 一个
文字 将 是 承载 之后 这 nm1 分隔物 有 reached 它的 终端
计数; 也, 在 这个 时间 一个 主要的 分隔物 输出 脉冲波 将 是 sent 至
这 主要的 阶段 探测器. 这 加载 的 这 一个 文字 是 无能
当 这 nm2 或者 nm3 dividers 是 counting 向上 至 它们的 编写程序
值. 因此, 这 新 一个 文字 将 是 correctly 承载 提供
那 这 strobe 信号 有 被 在 一个 起作用的 高 值 为 在 least
一个 最小 号码 的 vco 输入 循环 在 rf
在
或者 rf
在
.
t_strobe_最小值
1
f
VCO
(nm
2
65)
t
W
为 PR
‘01
t_strobe_最小值
1
f
VCO
[NM
2
65
(nm
3
1)
72]
t
W
为 PR
‘10
程序编制 这 一个 文字 意思 也 那 这 主要的 承担 pumps
在 输出 php 和 phi 是 设置 在 这 速-向上 模式 作 长 作
这 strobe 是 h.
auxiliary 分隔物
这 输入 信号 在 aux_在 是 amplified 至 逻辑 水平的 用 一个
单独的-结束 cmos 输入 缓存区, 这个 accepts 低 水平的 交流
结合 输入 信号. 这个 输入 平台 是 使能 如果 这 串行
控制 位 ea = “1”. disabling 意思 那 所有 电流 在 这 输入
平台 是 切换 止. 一个 fixed 分隔 用 4 是 使能 如果 pa = “0”.
这个 分隔物 有 被 优化 至 接受 一个 高 频率 输入
信号. 如果 pa = “1”, 这个 分隔物 是 无能 和 这 输入 信号 是 喂养
直接地 至 这 第二 平台, 这个 是 一个 12-位 可编程序的 分隔物
和 标准 输入 频率 (40mhz). 这 分隔 比率 能 是
表示 作:
如果 pa = “0”: n = 4 x na
如果 pa = “1”: n = na; 和 na = 4 至 4095
涉及 分隔物
这 输入 信号 在 ref_在 是 amplified 至 逻辑 水平的 用 一个
单独的-结束 cmos 输入 缓存区, 这个 accepts 低 水平的 交流
结合 输入 信号. 这个 输入 平台 是 使能 用 这 或者
函数 的 这 串行 输入 位 ea 和 em. disabling 意思 那 所有
电流 在 这 输入 平台 是 切换 止. 这 涉及 分隔物
组成 的 一个 可编程序的 分隔物 用 nr (nr = 4 至 4095) followed
用 一个 三 位 二进制的 计数器. 这 2 位 sm 寄存器 (看 图示 7)
确定 这个 的 这 4 输出 脉冲 是 选择 作 这 主要的
: 点此下载
