2004 Jan 15 7
飞利浦 半导体 产品 规格
开关 逻辑 ic SAA1305T
串行 i/o
这 硬件 的 这 i
2
c-总线 接口 (从动装置) 运作
和 一个 最大 时钟 频率 的 400 khz.
输入
管脚 D0 至 d7 是 连接 至 latches (新 寄存器).
各自 获得 包含 和 stores 这 输入 改变 直到 这
读 输出 通过 这 i
2
c-总线 (读 输出 的 新 寄存器).
一个 第二 寄存器 (old 寄存器, latches) 包含 这 输入
situation 在之前 一个 ‘reset 脉冲波’ 信号 或者 高-至-低
转变 的 管脚 chi. 之后 一个 水平的 改变 在 任何 的 这
输入 D0 至 D7 (内容 的 新 寄存器 在 ‘old’ 寄存器),
管脚 chi 将 表明 这个 事件. 读 这 ‘old’ 寄存器
有 非 影响 在 任何 获得 内容. 读 这 新
寄存器 将 变换 这 内容 在 这 old 寄存器. 在
这 i
2
c-总线 读 sequence 的 这 新 寄存器 这 获得
内容 将 是 shifted 在 这 相应的 old 获得 和
afterwards 这 新 latches 是 使能 直到 这 next
改变 在 这个 输入. 这 功能 的 这 输入 D0 至 D7
是 显示 在 表格 1.
预定的 至 这 事实, 那 一个 ‘reset 脉冲波’ 信号 或者 一个 ‘change
信息’ 信号 是 也 可能 通过 这 看门狗
计时器, v
L
计时器, alarm 计时器, 阻抗 发现,
振荡器 故障 或者 之后 一个 设备 重置, 这 信息 关于
这些 不同的 events 是 也 有 通过 相应的
位 在里面 这 状态 寄存器; 看 表格 5.
一个 状态 I
2
c-总线 读 sequence resets 这 状态 寄存器
和 管脚 chi. 仅有的 之后 一个 改变 在 任何 的 这 输入
D0 至 d7, 一个 I
2
c-总线 读 sequence 的 这 状态 寄存器,
old 寄存器 和 新 寄存器 是 它 需要 至 重置
管脚 chi. 这 输入 d4 至 d7 是 maskable 通过 这
I
2
c-总线; 看 表格 8. 所有 masked 输入 (定义 通过 这
控制 寄存器) 是 blocked 至 触发 管脚 chi 和 rp.
在 这 使不能运转 阶段 的 这 masked 输入 这
相应的 位 在里面 这 old 和 新 寄存器 将 是
continuously refreshed 和 这 真实的 输入 水平的.
表格 1
输入 逻辑 水平 和 功能
输入
施密特
触发 输入
特定的 输入 MASKABLE
V
L
计时器
中断
阻抗
发现
D7 X
−
X
−−
D6 X
−
X
−−
D5 X
−
X
−−
D4
−
XX
−−
D3
−
X
−−−
D2
−
X
−−−
D1 X
−−−
X
D0 X
−−
X
−
: 点此下载
