1996 Oct 15 7
飞利浦 半导体 初步的 规格
整体的 pal comb filter SAA4960
内部的 函数的 描述
S
WITCHED 电容 延迟 线条
延迟 这 cvbs 输入 信号 用 2 线条 和 4 线条. 输入
信号 为 这 延迟 线条 是 这 cvbs 信号, 这 时钟
cl3 (3
×
f
sc
), 这 控制 信号 hsel 和 这 标准
选择 信号 syspal.
输出 信号 是 这 非-delayed, 这 2-线条 delayed 和
这 4-线条 delayed cvbs 信号.
S
WITCHED 电容
B
和
-p
ASS
F
ILTERS
(bpf)
这 comb 过滤 输入 bpfs attenuate 这 低 发生率
至 保证 一个 准确无误的 信号 处理 在里面 这 logical
comb 过滤.
这 comb 过滤 输出 bpf 减少 这 alias 组件
那 是 这 结果 的 这 非-直线的 信号 处理 在里面
这 logical comb 过滤.
L
OGICAL COMB 过滤
separates 这 chrominance 从 这 带宽-通过 filtered
cvbs 信号.
C
OMPENSATION 延迟
compensates 这 内部的 处理 时间 的 这
带宽-通过 过滤 和 这 logical comb 过滤 部分.
一个
DDER
这 comb filtered luminance 输出 信号 是 得到 用
adding 这 delayed cvbs 信号 和 这 inverted comb
filtered chrominance 信号.
L
OW
-p
ASS
F
ILTER
I
NPUT
(lpfi)
相似物 输入 低-通过 过滤 至 减少 这 outband
发生率 的 emc. 这 输入 低-通过 过滤 是 包含 在
这 信号 path 但是 它 能 是 切换 止 通过 这 输入
信号 lpfion.
L
OW
-p
ASS
F
ILTER
O
UTPUT
(lpfo1
和
lpfo2)
二 不同的 类型 的 输出 低-通过 过滤 (lpfo1 和
lpfo2) 是 需要 至 得到 equal 信号 延迟 在里面 这
luminance path 和 这 chrominance path (重要的 为
好的 瞬时 behaviour). 这 低-通过 输出 过滤 类型
lpfo1 是 使用 为 这 luminance 输出 当 lpfo2 是
使用 为 这 chrominance 输出. 这 过滤 是 相似物 3
rd
顺序 elliptic 低-通过 过滤 那 转变 这 输出 信号
从 这 时间 分离的 至 这 时间 持续的 domain
(reconstruction 过滤).
LPF
控制
自动 tuning 的 这 低-通过 过滤 是 达到 用
调整 这 过滤 延迟. 这 控制 信息 为 所有
过滤 (cont1 和 cont2) 是 获得 从 一个 建造-在
涉及 过滤 (lpfo1-类型) 那 是 部分 的 一个 控制 循环.
这 控制 循环 tunes 这 涉及 过滤 延迟 和 因此
所有 其它 过滤 延迟 至 一个 时间 常量 获得 从 这
系统 时钟 cl3.
C
ONTROL 和 时钟 处理
(时钟 控制)
这 控制 和 时钟 处理 块 (看 图.7)
组成 的 这 sub-blocks pll, 这 时钟 处理 和
这 模式 控制. 这 pll 和 这 时钟 处理 是
released 为 运作 如果 这 输入 水平的 在 byp 选择 这
comb-模式.
主要的 tasks 的 这 控制 和 时钟 处理 是:
•
时钟 一代 的 系统 时钟 cl3
•
延迟 线条 开始 控制
•
模式 控制.
这 信号 处理 是 为基础 在 一个 3
×
f
sc
系统 时钟
(cl3), 那 是 发生 用 这 时钟 处理 从 这
f
sc
信号 在 fsc (管脚 1) 通过 一个 pll. 因为 这 subcarrier
频率 分隔 用 这 线条 频率 结果 不 在 一个
integer 值 一个 时钟 阶段 纠正 的 180
°
是 需要
每 第二 线条 为 pal standards. 这 时钟 阶段
纠正 是 控制 用 这 输入 信号 horizontal
同步. additionally 这 延迟 线条 开始 是 同步 once
一个 地方 至 这 输入 信号 horizontal 同步. 这 25 hz pal
补偿 是 corrected 在 这个 方法.
这 pll 提供 一个 主控 时钟 mck 的 6
×
f
sc
, 这个 是
锁 至 这 subcarrier 频率 在 fsc (管脚 1).
这 系统 时钟 cl3 (3
×
f
sc
) 是 得到 从 mck 用 一个
分隔-用-二 电路. 这 180
°
阶段 变换 是 发生 用
stopping 这 分隔-用-二 电路 为 一个 mck 时钟 循环.
这 发生 时钟 是 一个 pseudo-线条-锁 时钟 那 是
关联 至 f
sc
. 这 同步 separator 发生 这
需要 信号 h
DET
和 v
DET
表明 这 线条 (h)
和 这 地方 (v) 同步 时期.
这 电流 模式 的 运作 (绕过 或者 comb) 是
外部 readable 通过 combena (管脚 25).
: 点此下载
