C161K
C161O
数据 薄板 6 v2.0, 2001-01
RD 25 O 外部 记忆 读 strobe. rd是 使活动 为 每
外部 操作指南 或者 数据 读 进入.
WR
/
WRL
26 O 外部 记忆 写 strobe. 在 wr-模式 这个 管脚 是
使活动 为 每 外部 数据 写 进入. 在 wrl
-模式
这个 管脚 是 使活动 为 低 字节 数据 写 accesses 在 一个 16-
位 总线, 和 为 每 数据 写 进入 在 一个 8-位 总线. 看
wrcfg 在 寄存器 syscon 为 模式 选择.
ALE 27 O 地址 获得 使能 输出. 能 是 使用 为 闭锁 这
地址 在 外部 记忆 或者 一个 地址 获得 在 这
多路复用 总线 模式.
EA
28 I 外部 进入 使能 管脚. 一个 低 水平的 在 这个 管脚 在 和
之后 重置 forces 这 c161k/o 至 begin 操作指南
执行 输出 的 外部 记忆. 一个 高 水平的 forces
执行 输出 的 这 内部的 程序 记忆.
“
ROMless
”
版本 必须 有 这个 管脚 系 至
‘
0
’
.
PORT0
p0l.0-7
p0h.0-7
29-36
39-46
IO port0 组成 的 这 二 8-位 双向的 i/o 端口 p0l
和 p0h. 它 是 位-wise 可编程序的 为 输入 或者 输出 通过
方向 位. 为 一个 管脚 配置 作 输入, 这 输出 驱动器
是 放 在 高-阻抗 状态. 在 情况 的 一个 外部 总线
配置, port0 serves 作 这 地址 (一个) 和
地址/数据 (ad) 总线 在 多路复用 总线 模式 和 作 这
数据 (d) 总线 在 demultiplexed 总线 模式.
demultiplexed 总线 模式:
数据 path 宽度: 8-位 16-位
p0l.0
–
p0l.7: D0
–
D7 D0
–
D7
p0h.0
–
p0h.7: i/o D8
–
D15
多路复用 总线 模式:
数据 path 宽度: 8-位 16-位
p0l.0
–
p0l.7: AD0
–
AD7 AD0
–
AD7
p0h.0
–
p0h.7: A8
–
A15 AD8
–
AD15
PORT1
p1l.0-7
p1h.0-7
47-54
55-62
IO port1 组成 的 这 二 8-位 双向的 i/o 端口 p1l
和 p1h. 它 是 位-wise 可编程序的 为 输入 或者 输出 通过
方向 位. 为 一个 管脚 配置 作 输入, 这 输出 驱动器
是 放 在 高-阻抗 状态. port1 是 使用 作 这 16-
位 地址 总线 (一个) 在 demultiplexed 总线 模式 和 也
之后 切换 从 一个 demultiplexed 总线 模式 至 一个
多路复用 总线 模式.
表格 2 管脚 定义 和 功能
(内容
’
d)
标识 管脚
Num
输入
outp.
函数
: 点此下载
