sab 80c166/83c166
半导体 组 5
NMI 29 I 非-maskable 中断 输入. 一个 高 至 低 转变 在 这个 管脚
导致 这 cpu 至 vector 至 这 nmi trap routine. 当 这
pwrdn (电源 向下) 操作指南 是 executed, 管脚 nmi 必须 是
低 在 顺序 至 强迫 这 sab 80c166 至 go 在 电源 向下
模式. 如果 nmi 是 高, 当 pwrdn 是 executed, 这 部分 将
continue 至 run 在 正常的 模式.
如果 不 使用, 拉 nmi 高 externally.
ALE 25 O 地址 获得 使能 输出. 能 是 使用 为 闭锁 这
地址 在 外部 记忆 或者 一个 地址 获得 在 这
多路复用 总线 模式.
RD
26 O 外部 记忆 读 strobe. rd 是 使活动 为 每
外部 操作指南 或者 数据 读 进入.
p1.0 –
p1.15
30-37
40-47
i/o 端口 1 是 一个 16-位 双向的 i/o 端口. 它 是 位-wise
可编程序的 为 输入 或者 输出 通过 方向 位. 为 一个 管脚
配置 作 输入, 这 输出 驱动器 是 放 在 高-阻抗
状态. 端口 1 是 使用 作 这 16-位 地址 总线 (一个) 在
demultiplexed 总线 模式 和 也 之后 切换 从 一个
demultiplexed 总线 模式 至 一个 多路复用 总线 模式.
p5.0 –
p5.9
48-53
56-59
I
I
端口 5 是 一个 10-位 输入-仅有的 端口 和 施密特-触发
特性. 这 管脚 的 端口 5 也 提供 作 这 (向上 至 10)
相似物 输入 途径 为 这 一个/d 转换器, 在哪里 p5.x 相等
anx (相似物 输入 频道 x).
p2.0 –
p2.15
62-77
62
75
76
77
i/o
i/o
i/o
O
i/o
O
i/o
I
端口 2 是 一个 16-位 双向的 i/o 端口. 它 是 位-wise
可编程序的 为 输入 或者 输出 通过 方向 位. 为 一个 管脚
配置 作 输入, 这 输出 驱动器 是 放 在 高-阻抗
状态.
这 下列的 端口 2 管脚 也 提供 为 alternate 功能:
p2.0 CC0IO capcom: cc0 cap.-在/竞赛.输出
... ... ...
p2.13 CC13IO capcom: cc13 cap.-在/竞赛.输出,
BREQ
外部 总线 要求 输出
p2.14 CC14IO capcom: cc14 cap.-在/竞赛.输出,
HLDA 外部 总线 支撑 acknowl. 输出
p2.15 CC15IO capcom: cc15 cap.-在/竞赛.输出,
支撑 外部 总线 支撑 要求 输入
管脚 定义 和 功能
(内容’d)
标识 管脚
号码
输入
输出
函数
: 点此下载
