c164ci/si
c164cl/sl
数据 薄板 7 v2.0, 2001-05
EA/
V
PP
28 I 外部 进入 使能 管脚.
一个 低 水平的
在 这个 管脚 在 和 之后 重置 forces 这
c164ci 至 获得 这 配置 从 port0 和 管脚 rd
,
和 至 begin 操作指南 执行 输出 的 外部 记忆.
一个 高 水平的
forces 这 c164ci 至 获得 这 配置
从 管脚 rd
和 ale, 和 至 begin 操作指南 执行 输出
的 这 内部的 程序 记忆.
“
ROMless
”
版本 必须 有 这个 管脚 系 至
‘
0
’
.
便条: 这个 管脚 也 accepts 这 程序编制 电压 为 这
otp derivatives.
PORT0
p0l.0-7
p0h.0-7
29-
36
37-39,
42-46
IO port0 组成 的 这 二 8-位 双向的 i/o 端口 p0l
和 p0h. 它 是 位-wise 可编程序的 为 输入 或者 输出 通过
方向 位. 为 一个 管脚 配置 作 输入, 这 输出 驱动器
是 放 在 高-阻抗 状态.
在 情况 的 一个 外部 总线 配置, port0 serves 作
这 地址 (一个) 和 地址/数据 (ad) 总线 在 多路复用
总线 模式 和 作 这 数据 (d) 总线 在 demultiplexed 总线
模式.
demultiplexed 总线 模式:
数据 path 宽度: 8-位 16-位
p0l.0
–
p0l.7: D0
–
D7 D0
–
D7
p0h.0
–
p0h.7: i/o D8
–
D15
多路复用 总线 模式:
数据 path 宽度: 8-位 16-位
p0l.0
–
p0l.7: AD0
–
AD7 AD0
–
AD7
p0h.0
–
p0h.7: A8
–
A15 AD8
–
AD15
表格 2 管脚 定义 和 功能
(内容
’
d)
标识 管脚
非.
输入
outp.
函数