飞利浦 半导体 产品 数据
SCC2681双 异步的 接受者/传输者 (duart)
2004 apr 06
3
管脚 配置
管脚/函数
管脚/函数
1NC 23NC
2 A0 24 INTRN
3 IP3 25 D6
4A1 26D4
5 IP1 27 D2
6A2 28D0
7 A3 29 OP6
8 IP0 30 OP4
9 WRN 31 OP2
10 RDN 32 OP0
11 RXDB 33 TXDA
12 NC 34 NC
13 TXDB 35 RXDA
14 OP1 36 x1/clk
15 OP3 37 X2
16 OP5 38 重置
17 OP7 39 CEN
18 D1 40 IP2
19 D3 41 IP6
20 D5 42 IP5
21 D7 43 IP4
22 地 44 V
CC
24
23
22
2120
19
18
17
16
15
28
27
12
10
11
9
8
7
6
5
4
3
2
1
14
13
26
25
29
30
31
32
33
34
35
36
37
38
39
40
插件
V
CC
IP4
IP5
IP6
IP2
CEN
重置
X2
x1/clk
RXDA
TXDA
OP0
OP2
OP4
OP6
D0
D2
D4
D6
INTRN
A0
IP3
A1
IP1
A2
A3
IP0
WRN
RDN
RXDB
TXDB
OP1
OP3
OP5
OP7
D1
D3
D5
D7
地
24
23
22
21
20
19
18
17
16
15
28
27
12
10
11
9
8
7
6
5
4
3
2
1
14
13
26
25
V
CC
IP2
CEN
重置
X2
x1/clk
RXDA
TXDA
OP0
D0
D2
D4
D6
INTRNGND
D7
D5
D3
D1
OP1
TXDB
RXDB
RDN
WRN
A3
A2
A1
A0
插件
1
39
17
28
40
29
18
7
PLCC
6
顶 视图
INDEX
CORNER
SD00723
图示 1. 管脚 配置
管脚 描述
标识
管脚
类型 名字 和 FUNCTIONSYMBOL
PLCC44 DIP40 DIP28
类型 名字和 函数
D0–D7 28, 18,
27, 19,
26, 20,
25, 21
25, 16,
24, 17,
23, 18,
22, 19
19, 10,
18, 11,
17, 12,
16, 13
i/o
数据 总线:
双向的 3-状态 数据 总线 使用 至 转移 commands, 数据 和 状态
在 这 duart 和 这 cpu. d0 是 这 least 重大的 位.
CEN 39 35 26 I
碎片 使能:
起作用的-低 输入 信号. 当 低, 数据 transfers 在 这 cpu
和 这 duart 是 使能 在 d0-d7 作 控制 用 这 wrn, rdn 和 a0-a3
输入. 当 高, places 这 d0-d7 线条 在 这 3-状态 condition.
WRN 9 8 5 I
写 strobe:
当 低 和 cen 是 也 低, 这 内容 的 这 数据 总线 是
承载 在 这 addressed 寄存器. 这 转移 occurs 在 这 rising 边缘 的 这 信号.
RDN 10 9 6 I
读 strobe:
当 低 和 cen 是 也 低, 导致 这 内容 的 这
addressed 寄存器 至 是 提交 在 这 数据 总线. 这 读 循环 begins 在 这
下落 边缘 的 rdn.
A0–A3 2, 4, 6, 7 1, 3, 5,
6
1–4 I
地址 输入:
选择 这 duart 内部的 寄存器 和 端口 为 读/写
行动.
重置 38 34 25 I
重置:
一个 高 水平的 clears 内部的 寄存器 (sra, srb, imr, isr, opr, opcr), puts
op0–op7 在 这 高 状态, stops 这 计数器/计时器, 和 puts 途径 一个 和 b 在 这
inactive 状态, 和 这 txda 和 txdb 输出 在 这 mark (高) 状态. clears 测试
模式, sets mr pointer 至 mr1.
INTRN 24 21 15 O
中断 要求:
起作用的-低, 打开-流, 输出 这个 信号 这 cpu 那 一个 或者
更多 的 这 第八 maskable interrupting 情况 是 真实.
x1/clk 36 32 23 I
结晶 1:
结晶 连接 或者 一个 外部 时钟 输入. 一个 结晶 的 一个 时钟 这
适合的 频率 (nominally 3.6864 mhz) 必须 是 有提供的 在 所有 时间. 为 结晶
连接 看 图示 7, 时钟 定时.