飞利浦 半导体 产品 规格
SCC2691普遍的 异步的 接受者/传输者 (uart)
1998 sep 04
4
管脚 描述
MNEMONIC
管脚 非.
类型 名字 和 函数
MNEMONIC
插件 PLCC
类型 名字和 函数
D0–D7 22–15 27, 25,
24,
22–18
I
数据 总线:
起作用的-高 8-位 双向的 3-状态 数据 总线. 位 0 是 这 lsb 和 位 7 是 这
msb. 所有 数据, command, 和 状态 transfers 在 这 cpu 和 这 uart 引领 放置
在 这个 总线. 这 方向 的 这 转移 是 控制 用 这 wrn 和 rdn 输入 当
这 cen 输入 是 低. 当 这 cen 输入 是 高, 这 数据 总线 是 在 这 3-状态 情况.
CEN 14 17 I
碎片 使能:
起作用的-低 输入. 当 低, 数据 transfers 在 这 cpu 和 这 uart
是 使能 在 d0–d7 作 控制 用 这 wrn, rdn 和 a0–a2 输入. 当 cen 是
高, 这 uart 是 effectively 分开的 从 这 数据 总线 和 d0–d7 是 放置 在 这 3-状态
情况.
WRN 23 28 I
写 strobe:
起作用的-低 输入. 一个 低 在 这个 管脚 当 cen 是 低 导致 这 内容 的
这 数据 总线 至 是 transferred 至 这 寄存器 选择 用 a0–a2. 这 转移 occurs 在 这
trailing (rising) 边缘 的 这 信号.
RDN 1 2 I
读 strobe:
起作用的-低 输入. 一个 低 在 这个 管脚 当 cen 是 低 导致 这 内容 的
这 寄存器 选择 用 a0–a2 至 是 放置 在 这 数据 总线. 这 读 循环 begins 在 这
leading (下落) 边缘 的 rdn.
A0–A2 8–6 11–9 I
地址 输入:
起作用的-高 地址 输入 至 选择 这 uart 寄存器 为 读/写
行动.
重置 11 14 I
重置:
主控 重置. 一个 高 在 这个 管脚 clears 这 状态 寄存器 (sr), 这 中断 掩饰
寄存器 (imr), 和 这 中断 状态 寄存器 (isr), sets 这 模式 寄存器 pointer 至 mr1,
和 places 这 接受者 和 传输者 在 这 inactive 状态 造成 这 txd 输出 至 go 至
这 标记 (高) 状态. clears 测试 模式.
INTRN 13 16 O
中断 要求:
这个 起作用的-低 输出 是 asserted 在之上 occurrence 的 一个 或者 更多 的
七 maskable interrupting 情况. 这 cpu 能 读 这 中断 状态 寄存器 至
决定 这 interrupting 情况(s). 这个 打开-流 输出 需要 一个 拉-向上 电阻.
x1/clk 9 12 I
结晶 1:
结晶 连接 或者 一个 外部 时钟 输入. 一个 结晶 的 一个 时钟 这 适合的
频率 (nominally 3.6864 mhz) 必须 是 有提供的 在 所有 时间. 为 结晶 连接 看
图示 7, 时钟 定时.
X2 10 13 I
结晶 2:
结晶 连接. 看 图示 7. 如果 一个 结晶 是 不 使用 它 是 最好的 至 保持 这个 管脚
不 连接 虽然 它 是 容许的 至 地面 它.
RxD 2 3 I
接受者 串行 数据 输入:
这 least 重大的 位 是 received 第一. 如果 外部 接受者
时钟 是 指定, 这个 输入 是 抽样 在 这 rising 边缘 的 这 时钟.
TxD 3 4 O
传输者 串行 数据 输出:
这 least 重大的 位 是 transmitted 第一. 这个 输出 是
使保持 在 这 标记 (高) 情况 当 这 传输者 是 空闲 或者 无能 和 当 这
uart 是 运行 在 local loopback 模式. 如果 外部 传输者 是 指定, 这 数据 是
shifted 在 这 下落 边缘 的 这 传输者 时钟.
MPO 4 5 O
multi-目的 输出:
一个 的 这 下列的 功能 能 是 选择 为 这个 输出 管脚 用
程序编制 这 auxiliary 控制 寄存器:
rtsn –
要求 至 send 起作用的-低 输出. 这个 输出 是 asserted 和 negated 通过 这
command 寄存器. 用 适合的 程序编制 的 这 模式 寄存器, rtsn 能 是 pro-
grammed 至 是 automatically 重置 之后 这 character 在 这 传输者 是 完全地 shifted
或者 当 这 接受者 先进先出 和 变换 寄存器 是 全部.
c/至 –
这 计数器/计时器 输出.
txc1x –
这 1x 时钟 为 这 传输者.
txc16x –
这 16x 时钟 为 这 传输者.
rxc1x –
这 1x 时钟 为 这 接受者.
rxc16x –
这 16x 时钟 为 这 接受者.
txrdy –
这 传输者 支持 寄存器 empty 信号. 起作用的-低 输出. (打开 drain)
rxrdy/ffull –
这 接受者 先进先出 不 empty/全部 信号. 起作用的-低 输出. (open drain)
MPI 5 6 I
multi-目的 输入:
这个 管脚 能 提供 作 一个 输入 为 一个 的 这 下列的 功能:
gpi –
一般 目的 输入. 这 电流 状态 的 这 管脚 能 是 决定 用 读 这
isr.
ctsn –
clear-至-send 起作用的-低 输入.
ctclk –
计数器/计时器 外部 时钟 输入.
rtclk –
接受者 和/或者 传输者 外部 时钟 输入. 这个 将 是 一个 1x 或者 16x 时钟 作
编写程序 用 csr[3:0] 或者 csr[7:4].
管脚 有 一个 内部的 v
CC
拉-向上 设备 供应 1 至 4
一个 的 电流.
V
CC
24 1 I
电源 供应:
+5v 供应 输入.
地 12 15 I
地面
: 点此下载
