7
sp5301ds/10 sp5301 普遍的 串行 总线 transceiver © 版权 2000 sipex 公司
管脚 assignments
管脚 1 — rerr — receive 错误. 这个 cmos
水平的 输出 管脚 是 强迫 高 当
两个都 d+ 和 d- 是 高 至 信号 一个
错误 状态.
提醒:
自从 rerr 是 一个
cmos 输出, 小心 必须 是 带去 至
确保 那 rerr 是
不
连接 至
V
CC
或者 地.
管脚 2 — oe — 输出 使能 不. 当
asserted 低, 这个 输入 管脚 使能 这
驱动器 至 transmit 数据 在 这 总线. 当
高, 这 接受者 是 起作用的 和 这 驱动器
输出 是 在 触发-状态.
管脚 3 — rcv — receive 数据. 这个 是 一个
cmos 水平的 输出 管脚 从 d+ 和 d-,
典型地 连接 至 这 输入 的 这
usb 串行 接口 engine (sie).
管脚 4, 5 — vp, vm — gated 版本 的 d+
和 d-. 使用 至 发现 单独的 结束 零
(seo), 错误 情况, 和 interconnect
速. 这些 管脚 有 cmos 水平的
输出.
运算VOMVTLUSER
00 0ES
01 woLcigoL
10 hgiHcigoL
11 denifednU
PVMVTLUSER
00 0ES
01 deepSwoL
10 deepSlluF
11 rorrE
V
CC
地
1
2
3
4
11
12
13
14
5
6
7
10
9
8
RERR
OE
RCV
VP
VM
SUSPND
速
RSEO
d-
D+
VPO
VMO
管脚 6 — suspnd — suspend. 这个 输入 管脚
提供 一个 低 电源 状态 为 这 sp5301
当 这 usb 总线 是 inactive. 当 这
suspnd 管脚 是 asserted 高, 它 将
驱动 rcv 管脚 低.
管脚 7 — 地 — 地面.
管脚 8 — rseo — receive 单独的 结束 零.
这个 cmos 水平的 输出 管脚 是 强迫
高 当 两个都 d+ 和 d- 是 低 至
信号 这 终止 的 小包装板盒 (eop) 在 信号
传递.
提醒:
自从 rseo
是 一个 cmos 输出, 小心 必须 是 带去 至
确保 那 rseo 是
不
连接 至
V
CC
或者 地.
管脚 9 — 速 — 速. 边缘 比率 控制.
这个 输入 管脚 确定 边缘 比率, 在哪里
一个 逻辑 高 designates 边缘 比率 为
"全部 速" 和 逻辑 低 designates
边缘 比率 为 "低 速."
管脚 10, 11 — d-, d+ — 数据-, data+. 这些
差别的 数据 总线 i/o 管脚 遵从 至
这 普遍的 串行 总线 标准.
管脚 12, 13 — vpo, vmo — 这些 是 这
引脚
逻辑 输入 至 这 差别的 驱动器,
典型地 连接 至 这 输出 的 这
串行 接口 engine (sie).
管脚 14 — v
CC
— +3.0v 至 +3.6v 电源 供应.
: 点此下载
