5/15
STA120
图示 1. 电路 图解
一般 描述
这 sta120 是 一个 大而单一的 cmos 电路 那 receives 和 decodes 音频的 和 数字的 数据 符合 至
这 aes/ebu, iec 958, s/pdif, 和 eiaj cp-340/1201 接口 standards.
它 包含 一个 rs422 线条 接受者 和 阶段-锁 循环 (pll) 那 recovers 这 时钟 和 synchroni-
zation 信号 和 de-multiplexes 这 音频的 和 数字的 数据. 这 sta120 de-multiplexes 这 频道 sta-
tus, 用户 和 validity 信息 直接地 至 串行 输出 管脚 和 专心致志的 管脚 为 这 大多数 重要的
频道 状态 位.
线条 接受者
这 线条 接受者 能 decode 差别的 作 好 作 单独的 结束 输入. 这 接受者 consits 的 一个 differ-
ential 输入 施密特 触发 和 50mv 的 hysteresis. 这 hysteresis 阻止 嘈杂的 信号 从 corrupting
这 阶段 探测器. 附录 一个 包含 更多 信息 在 如何 至 配置 这 线条 接受者 为 dif-
ferential 和 单独的 结束 信号.
clocks 和 jitter attenuation
这 primary 函数 的 这个 碎片 是 至 recover 音频的 数据 和 低 jitter clocks 从 一个 数字的 音频的 trans-
使命 线条. 这 clocks 那 能 是 发生 是 mck (256xfs), sck (64xfs), 和 fsync (fs 或者
2xfs). mck 是 这 输出 的 这 电压 控制 振荡器 这个 是 一个 组件 的 这 pll. 这 pll
组成 的 阶段 和 频率 detectors, 一个 第二-顺序 循环 过滤, 和 一个 电压 控制 振荡器.
所有 组件 的 这 pll 是 在 碎片 和 这 例外 的 一个 电阻 和 电容 使用 在 这 循环 过滤.
这个 过滤 是 连接 在 这 filt 管脚 和 agnd. 这 关闭-循环 转移 函数, 这个 speci-
fies 这 pll's jitter attenuation 特性, 是 显示 在 图示 2.
这 循环 将 begin 至 attenuate jitter 在 大概 25khz 和 另一 柱子 在 80khz 和 将 有
50db 的 attenuation 用 1mhz. 自从 大多数 数据 jitter introduced 用 这 传递 线条 是 高 在 frequen-
cy, 它 将 是 strongly attenuated.
多样的 频率 detectors 是 使用 至 降低 这 时间 它 takes 这 pll 至 锁 至 这 新当选的 数据
stream 和 至 阻止 false 锁 情况. 当 这 pll 是 不 锁 至 这 新当选的 数据 stream, 这
10
音频的
数据
处理器
µ
控制
或者
逻辑
接受者
电路
(看 附录 一个)
RXN SCK
FSYNC
7
VD+
STA120
3.3v
相似物
22
VA+
AGND
21
0.1
µ
F
VERF
19
SDATA
26
11
C
1
CBL
15
D97AU611
3.3v
数字的
0.1
µ
F
20
FILT
15nF
0.47
µ
F
330
Ω
8
DGND
U
14
MCK
28
12
9
RXP
频道 状态
和/或者
错误/频率
REPORTING
13
cs12/fck
16
SEL
25
ERF
6
c/e-f 位
: 点此下载
