2004 微芯 技术 公司 ds21191m-页 5
24aa128/24lc128/24fc128
2.0 管脚 描述
这 描述 的 这 管脚 是 列表 在 表格 2-1.
表格 2-1: 管脚 函数 表格
2.1 a0, a1, a2 碎片 地址 输入
这 a0, a1 和 a2 输入 是 使用 用 这 24xx128 为
多样的 设备 行动. 这 水平 在 这些 输入
是 对照的 和 这 相应的 位 在 这 从动装置
地址. 这 碎片 是 选择 如果 这 对比 是 真实.
为 这 msop 包装 仅有的, 管脚 a0 和 a1 是 不
连接.
向上 至 第八 设备 (二 为 这 msop 包装) 将
是 连接 至 这 一样 总线 用 使用 不同的 碎片
选择 位 结合体. 如果 这些 管脚 是 left uncon-
nected, 这 输入 将 是 牵引的 向下 内部 至
V
SS
. 如果 它们 是 系 至 v
CC
或者 驱动 高, 这 内部的
拉-向下 电路系统 是 无能.
在 大多数 产品, 这 碎片 地址 输入 a0, a1,
和 a2 是 hard-连线的 至 逻辑 ‘
0
’ 或者 逻辑 ‘
1
’. 为
产品 在 这个 这些 管脚 是 控制 用 一个
微控制器 或者 其它 可编程序的 设备, 这 碎片
地址 管脚 必须 是 驱动 至 逻辑 ‘
0
’ 或者 逻辑 ‘
1
’
在之前 正常的 设备 运作 能 proceed.
2.2 串行 数据 (sda)
这个 是 一个 双向的 管脚 使用 至 转移 地址
和 数据 在 和 输出 的 这 设备. 它 是 一个 打开 流
终端. 因此, 这 sda 总线 需要 一个 拉-向上
电阻 至 v
CC
(典型 10 k
Ω
为 100 khz, 2 k
Ω
为
400khz 和 1mhz).
为 正常的 数据 转移, sda 是 允许 至 改变
仅有的 在 scl 低. 改变 在 scl 高 是
保留 为 表明 这 开始 和 停止 情况.
2.3 串行 时钟 (scl)
这个 输入 是 使用 至 同步 这 数据 转移 至
和 从 这 设备.
2.4 写-保护 (wp)
这个 管脚 能 是 连接 至 也 v
SS
, v
CC
或者 left
floating. 内部的 拉-向下 电路系统 在 这个 管脚 将 保持
这 设备 在 这 unprotected 状态 如果 left floating. 如果 系
至 v
SS
或者 left floating, 正常的 记忆 运作 是
使能 (读/写 这 全部 记忆
0000-3fff).
如果 系 至 v
CC
, 写 行动 是 inhibited. 读
行动 是 不 影响.
3.0 函数的 描述
这 24xx128 支持 一个 双向的 2-线 总线 和
数据 传递 协议. 一个 设备 那 发送 数据
面向 这 总线 是 定义 作 一个 传输者 和 一个 设备
接到 数据 作 一个 接受者. 这 总线 必须 是
控制 用 一个 主控 设备 这个 发生 这
串行 时钟 (scl), 控制 这 总线 进入 和
发生 这 开始 和 停止 情况 当 这
24xx128 工作 作 一个 从动装置. 两个都 主控 和 从动装置 能
运作 作 一个 传输者 或者 接受者, 但是 这 主控
设备 确定 这个 模式 是 使活动.
名字
8-管脚
PDIP
8-管脚
SOIC
8-管脚
TSSOP
14-管脚
TSSOP
8-管脚
MSOP
8-管脚
DFN
函数
A0 1 1 1 1 — 1 用户 configurable 碎片 选择
A1 2 2 2 2 — 2 用户 configurable 碎片 选择
(nc) — — — 3, 4, 5 1, 2 — 不 连接
A2 3 3 3 6 3 3 用户 configurable 碎片 选择
V
SS
4 4 4 7 4 4 地面
SDA 5 5 5 8 5 5 串行 数据
SCL 6 6 6 9 6 6 串行 时钟
(nc) — — — 10, 11,12 — — 不 连接
WP 7 7 7 13 7 7 写-保护 输入
V
CC
8 8 8 14 8 8 +1.8v 至 5.5v (24aa128)
+2.5v 至 5.5v (24lc128)
+1.8v 至 5.5v (24fc128)
: 点此下载
