STLVDS385
5/14
传输者 切换 特性
(v
CC
=3.3v,t
J
= -10 至 70°C 除非 否则
指出. 典型 值 是 涉及 至 T
一个
= 25°c)
便条 1: 电流 在 设备 管脚 是 定义 作 积极的. 电流 输出 的 设备 管脚 是 定义 作 负的. 电压 是 关联 至 地面
除非 否则 指定 (除了 V
OD
和
∆
V
OD
).
便条 2: V
OS
先前 涉及 作 V
CM
.
便条 3: 这 最小 和 最大 限制 是 为基础 在 statistical 分析 的 这 设备 效能 在 处理, 电压, 和 tempera-
ture 范围. 这个 参数 是 符合实际 测试 仅有的 在 自动 测试 设备 (ate).
便条 4: 这 限制 是 为基础 在 bench 描绘 的 这 设备的 jitter 回馈 在 这 电源 供应 电压 范围. 输出 时钟 jitter
是 量过的 和 一个 循环-至-循环 jitter 的 ± 3ns 应用 至 这 输入 时钟 信号 当 数据 输入 是 切换 (看 计算数量 15 和 16). 一个
jitter 事件 的 3ns, 代表 worse 情况 jump 在 这 时钟 边缘 从 大多数 graphics 控制 VGA 碎片 目前 有.
便条 5: 这 worst 情况 测试 模式 生产 一个 最大 toggling 的 数字的 电路, LVDS i/o 和 cmos/ttl i/o.
便条 6: 这 16 grayscale 测试 模式 tests 设备 电源 消耗量 为 一个 “typical” LCD 显示 模式. 这 测试 模式 approximates 信号
切换 需要 至 生产 groups 的 16 vertical stripes 横过 这 显示.
便条 7: 计算数量 1, 2 显示 一个 下落 边缘 数据 strobe (txclk 在/rxclk 输出).
便条 8: 推荐 管脚 至 信号 mapping. 客户 将 choose 至 定义 differently.
标识 参数
测试
情况
最小值 典型值 最大值 单位
t
LLHT
LVDS 低-至-高 转变 时间 (图. 4) 0.75 1.5 ns
t
LLLT
LVDS 高-至-低 转变 时间 (图. 4) 0.75 1.5 ns
t
TPP0
传输者 输出 脉冲波 位置 为 位 0
(图.11 - 便条 3)
f = 40 MHz -0.25 0 0.25 ns
t
TPP1
传输者 输出 脉冲波 位置 为 位 1 3.32 3.57 3.82 ns
t
TPP2
传输者 输出 脉冲波 位置 为 位 2 6.89 7.14 7.39 ns
t
TPP3
传输者 输出 脉冲波 位置 为 位 3 10.46 10.71 10.96 ns
t
TPP4
传输者 输出 脉冲波 位置 为 位 4 14.04 14.29 14.54 ns
t
TPP5
传输者 输出 脉冲波 位置 为 位 5 17.61 17.86 18.11 ns
t
TPP6
传输者 输出 脉冲波 位置 为 位 6 21.18 21.43 21.68 ns
t
TPP0
传输者 输出 脉冲波 位置 为 位 0
(图.11 - 便条 3)
f = 65 MHz -0.20 0 0.20 ns
t
TPP1
传输者 输出 脉冲波 位置 为 位 1 2.00 2.20 2.40 ns
t
TPP2
传输者 输出 脉冲波 位置 为 位 2 4.20 4.40 4.60 ns
t
TPP3
传输者 输出 脉冲波 位置 为 位 3 6.39 6.59 6.79 ns
t
TPP4
传输者 输出 脉冲波 位置 为 位 4 8.59 8.79 8.99 ns
t
TPP5
传输者 输出 脉冲波 位置 为 位 5 10.79 10.99 11.19 ns
t
TPP6
传输者 输出 脉冲波 位置 为 位 6 12.99 13.19 13.99 ns
t
TPP0
传输者 输出 脉冲波 位置 为 位 0
(图.11 - 便条 3)
f = 85 MHz -0.20 0 0.20 ns
t
TPP1
传输者 输出 脉冲波 位置 为 位 1 1.48 1.68 1.88 ns
t
TPP2
传输者 输出 脉冲波 位置 为 位 2 3.16 3.36 3.56 ns
t
TPP3
传输者 输出 脉冲波 位置 为 位 3 4.84 5.04 5.24 ns
t
TPP4
传输者 输出 脉冲波 位置 为 位 4 6.52 6.72 6.92 ns
t
TPP5
传输者 输出 脉冲波 位置 为 位 5 8.20 8.40 8.60 ns
t
TPP6
传输者 输出 脉冲波 位置 为 位 6 9.88 10.08 10.28 ns
t
STC
TxIN 建制 至 TxCLK 在 (图. 6) 2.5 ns
t
HTC
TxIN 支撑 至 TxCLK 在 (图. 6) 0 ns
t
CCD
TxCLK 在 至 TxCLK 输出 延迟 (图. 7) T
一个
= 25°c,
V
CC
=3.3v
3.8 6.3 ns
t
CCD
TxCLK 在 至 TxCLK 输出 延迟 (图. 7) 2.8 7.1 ns
t
JCC
传输者 Jitter 循环-至-循环 (图. 12 - 便条 4) f = 85 MHz 110 150 ps
f = 65 MHz 210 230
f = 40 MHz 350 370
t
PLLS
传输者 阶段 锁 循环 设置 (图. 8) 10 ms
t
PDD
传输者 电源 向下 延迟 (图. 10) 100 ns
: 点此下载
