T48C893T48C893
rev. a4, 22-jan-02 7 (82)
3 marc4 architecture
3.1 一般 描述
这 marc4 微控制器 组成 的 一个 先进的
堆栈-为基础,4-位 cpu 核心 和 在-碎片 peripherals. 这
cpu 是 为基础 在 这 harvardarchitecture和
physically独立的 程序 记忆 (只读存储器) 和 数据
记忆(内存). 三 独立 buses, 这
操作指南总线, 这 记忆 总线 和 这 i/o 总线, 是 使用
为 并行的 交流 在 只读存储器, 内存 和
peripherals.这个 enhances 程序 执行 速 用
准许两个都 操作指南 prefetching, 和 一个 同时发生的
交流 至 这 在-碎片 附带的 电路系统. 这
极其powerful 整体的 中断 控制 和
有关联的第八 prioritized 中断 水平 支持 快
和 效率高的 处理 的 硬件 events. 这 mARC4
是 设计 为 这 高-水平的 程序编制 language
qforth. 这 核心 包含 两个都, 一个 expression 和 一个
返回 堆栈. 这个 architecture 使能 高-水平的
language程序编制没有 任何 丧失 的 效率或者
代号 密度.
ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ
ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ
ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ
ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ
ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ
ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ
ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ
ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ
ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ
ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ
ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ
ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ
ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ
ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ
ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ
ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ
ÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏÏ
ÏÏ
ÏÏ
ÏÏ
操作指南
解码器
CCR
TOS
ALU
内存
PC
RP
SP
X
Y
程序
256 x 4-位
marc4 核心
时钟
重置
睡眠
记忆 总线
i/o 总线
操作指南
总线
重置
系统
时钟
中断
控制
在
–
碎片 附带的 modules
94 8973
记忆
图示 3. marc4 核心
: 点此下载
