2
–
1
2 音频的 数据 formats
2.1 串行 接口 formats
这 tas3002 设备 工作 在 主控 或者 从动装置 模式.
在 这 主控 模式, 终端 21 (ifm/s
) 是 系 高. 这个 activates 这 主控 时钟 (mclk) 电路系统. 一个 结晶 能
是 连接 横过 terminals 13 (xtali/mclk) 和 14 (xtalo), 或者 一个 外部, ttl-兼容 mclk 能 是
连接 至 xtali/mclk. 在 那 情况, mclk 是 输出 在 终端 12 (mclko), 和 terminals 19 (lrclk/o) 和
20 (sclk/o) becoming 输出 至 驱动 从动装置 设备.
在 这 从动装置 模式, ifm/s
是 系 低. lrclk/o 和 sclk/o 是 输入 和 这 接口 运作 作 一个 从动装置 设备
需要 externally 有提供的 mclk, lrclk (left/正确的 时钟), 和 sclk (变换 clock) inputs. 那里 是 二 选项
为 selecting 这 时钟 比率. 如果 这 512f
S
mclk 比率 是 选择, 终端 11 (clksel) 是 系 高 和 一个 mclk 比率
的 512f
S
必须 是 有提供的. 如果 这 256f
S
mclk 是 选择, clksel 是 系 低 和 一个 mclk 的 256f
S
必须 是 有提供的.
在 两个都 具体情况, 一个 lrclk 的 64sclk 必须 是 有提供的.
•
mclk 和 sclk 必须 是 同步的 和 它们的 edges 必须 是 在 least 3 ns apart.
•
如果 这 lrclk 阶段 改变 用 更多 比 10 循环 ofmclk, 这 codec automatically resets.
这 tas3002 设备 是 兼容 和 13 不同的 串行 接口. 有 接口 选项 是 i
2
s, 正确的 justified,
和 left justified. 表格 2
–
1 indicates 如何 这 13 选项 是 选择 使用 这 i
2
c 总线 和 这 主要的 控制 寄存器
(mcr, i
2
c 地址 01h). 所有 串行 接口 选项 在 也 16, 18, 20, 或者 24 位 运作 和 sclk 在 64f
S
.
additionally, 这 16-位 模式 运作 在 32f
S
.
表格 2
–
1. 串行 接口 选项
模式 mcr 位 (6) mcr 位 (5
–
4) mcr 位 (1
–
0)
串行 接口
sdin1, sdin2, sdout1, sdout2, 和 sdout0
0 0 00 00 16-位, 32f
S
1 1 00 00 16-位, left justified, 64f
S
2 1 01 00 16-位, 正确的 justified, 64f
S
3 1 10 00 16-位, i
2
s, 64f
S
4 1 00 01 18-位, left justified, 64f
S
5 1 01 01 18-位, 正确的 justified, 64f
S
6 1 10 01 18-位, i
2
s, 64f
S
7 1 00 10 20-位, left justified, 64f
S
8 1 01 10 20-位, 正确的 justified, 64f
S
9 1 10 10 20-位, i
2
s, 64f
S
10 1 00 11 24-位, left justified, 64f
S
11 1 01 11 24-位, 正确的 justified, 64f
S
12 1 10 11 24-位, i
2
s, 64f
S
图示 2
–
1 通过 图示 2
–
3 illustrate 这 relationship 在 这 sclk, lrclk, 和 这 串行 数据 i/o 为 这
不同的 接口 protocols.
: 点此下载
