介绍
5
SLES123
−
october 2004 TAS5504
终端
描述
termin-
ATION
5-v
TOLERANT
i/o
非.
描述
termin-
ATION
5-v
TOLERANT
i/o
名字
7 vrd_pll P 电压涉及 为 pll 数字的 供应 1.8 v. 一个 管脚-输出 的 这 内部 管制
1.8-v 电源 使用 用 pll 逻辑. 一个 0.1-
µ
f 低 等效串联电阻 电容 应当 是 连接
在 这个 终端 和 avss_pll. 这个 终端 必须 不 是 使用 至 电源
外部 设备.
8 avss_pll P 相似物地面 为 pll. 这个 终端 应当 涉及 这 一样 地面 作 电源
终端 dvss, 但是 至 达到 低 pll jitter; 地面 噪音 在 这个 终端 必须 是
使减少到最低限度. 这 有效性 的 这 avss 终端 准许 一个 设计者 至 使用
optimizing技巧 此类 作 星 地面 连接, 独立的 地面 平面,
或者 其它 安静 地面 分发 技巧 至 达到 一个 安静 地面 涉及
在 这个 终端.
9 avdd_pll P 3.3-v 相似物 电源 供应 为 pll 这个 终端 能 是 连接 至 这 一样
电源源 使用 至 驱动 电源 终端 dvss, 但是 至 达到 低 pll jitter, 这个
终端 应当 是 绕过 至 avss_pll 和 一个 0.1-
µ
f 低-等效串联电阻 电容.
10 VBGAP P 带宽 间隙电压 涉及. 一个 管脚-输出 的 这 内部 管制 1.2-v 涉及.
典型地 有 一个 1-nf 低 等效串联电阻 电容 在 vbgap 和 avss_pll. 这个
终端 必须 不 是 使用 至 电源 外部 设备.
11 重置 DI 5 v 拉 向上 系统重置 输入, 起作用的 低. 一个 系统 重置 是 发生 用 应用 一个 逻辑 低
至 这个 终端. 重置
是 一个 异步的 控制 信号 那 restores 这
tas5504 至 它的 default 情况, sets 这 有效的 输出 低, 和 places 这 pwm
在 这 hard 沉默的 (m) 状态. 主控 容积 是 立即 设置 至 全部 attenuation.
在之上这 释放 的 重置
, 如果 pdn是 高, 这 系统 执行 一个 4
−
5 ms. 设备
initialization 和 设置这 容积 在 沉默的.
12 hp_sel DI 5 v 拉 向上 Headphone在/输出 选择. 当 一个逻辑 低 是 应用, 这 headphone 是 选择
(扬声器 是 止). 当 一个 逻辑 高 是 应用, 扬声器 是 选择 –
headphone 是 止.
13 PDN DI 5 v 拉 向上 电源向下, 起作用的 低. pdn powers 向下 所有 逻辑 和 stops 所有 clocks whenever
一个 逻辑 低 是 应用. 这 内部的 参数 是 preserved 通过 一个 电源 向下
循环, 作 长 作 一个 重置 是 不 起作用的. 这 持续时间 为 系统 恢复 从
电源 向下 是 100 ms.
14 沉默的 DI 5 v 拉 向上 软 沉默的 的 输出, 起作用的 低 (muted 信号 = 一个 逻辑 低, 正常的 运作 = 一个
逻辑 高) 这 沉默的 控制 提供 一个 noiseless 容积 ramp 至 silence.
releasing 沉默的 提供 一个 noiseless ramp 至 previous 容积.
15 DVDD P 数字的 电源 3.3-v 供应 为 数字的 核心 和 大多数 的 i/o 缓存区
16 DVSS P 数字的 地面 为 数字的 核心 和 大多数 的 i/o 缓存区
17 vr_dpll P 电压涉及 为 数字的 pll 供应 1.8 v. 一个 管脚-输出 的 这 内部 管制
1.8-v 电源 使用 用 数字的 pll 逻辑. 一个 0.1
−
µ
f 低 等效串联电阻 电容 应当 是
连接 在 这个 终端 和 dvss_核心. 这个 终端 必须 不 是
使用 至 电源 外部 设备.
18 osc_cap AO 振荡器 电容
19 xtl_输出 AO xtl_输出 和 xtl_在 是 这 仅有的 lvcmos terminals 在 这 设备. 它们
提供 一个涉及 时钟 为 这 tas5504 通过 使用 的 一个 外部 基本的 模式
结晶. xtl_输出 是 这 1.8-v 输出 驱动 至 这 结晶. 看 便条 4 为 这
推荐 结晶 类型.
20 xtl_在 AI xtl_输出 和 xtl_在 是 这 仅有的 lvcmos terminals 在 这 设备. 它们
提供 一个涉及 时钟 为 这 tas5504 通过 使用 的 一个 外部 基本的 模式
结晶. xtl_在 是 这 1.8-v 输入 端口 为 这 振荡器 电路. 看 便条 4 为 这
推荐 结晶 类型.
21 保留 连接 至 数字的 地面
22 保留 连接 至 数字的 地面
23 保留 连接 至 数字的 地面
24 SDA DIO 5 v I
2
c 串行 控制 数据 接口 输入 / 输出
25 SCL DI 5 v I
2
c 串行 控制 时钟 输入 输出
26 LRCLK DI 5 v 串行 音频的 数据 left / 正确的 时钟 (抽样 比率 时钟)
27 SCLK DI 5 v 串行音频的 数据 时钟 (变换 时钟) sclkin 是 这 串行 音频的 端口 (sap) 输入 数据
位 时钟 那 是 有提供的 至 这 串行 位 时钟 至 其它 i
2
s 总线.
: 点此下载
