首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:64
 
资料名称:UPD72001-11
 
文件大小: 206.98K
   
说明
 
介绍:
MULTI-PROTOCOL SERIAL CONTROLLERS
 
 


: 点此下载
  浏览型号UPD72001-11的Datasheet PDF文件第9页
9
浏览型号UPD72001-11的Datasheet PDF文件第10页
10
浏览型号UPD72001-11的Datasheet PDF文件第11页
11
浏览型号UPD72001-11的Datasheet PDF文件第12页
12

13
浏览型号UPD72001-11的Datasheet PDF文件第14页
14
浏览型号UPD72001-11的Datasheet PDF文件第15页
15
浏览型号UPD72001-11的Datasheet PDF文件第16页
16
浏览型号UPD72001-11的Datasheet PDF文件第17页
17
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
µ
pd72001-11, 72001-a8
13
表格 1-6. 功能 的 同步 管脚 和 设置 的 cr4 (当 cr15: d7 = “0”)
运作
同步
同步 管脚
CR4
协议
发现 模式
函数
D7 D6 D5 D4 D3 D2
函数
开始-停止 输入
××
0 1 这 同步 管脚 函数 作 一般-目的
synchro- 1 0 输入 管脚. 改变 在 这 状态 的 这些 管脚
nization 1 1 (“h”
“l” 或者 “l”
“h”) 影响 这 获得
运作 的 这 同步/hunt 位 (sr1: d4), 和
导致 这 e/s 中断.
COP 内部的 输出
×
00
如果 一个 同步 character 是 发现 在 这 receive
synchro- character, 这 同步 管脚 go “l” 为 这
nization
01
持续时间 的 1r
X
c 循环.
外部 输入 0 0 1 1 0 0 这 同步 管脚 输入 一个 信号 为 establishing
synchro- character 同步. 当 这些 管脚
nization go “l” 从 “h”, 执行 exits 从 这 hunt
阶段 和 character 同步 是
established. 当 同步 输入 是 “l”,
0 1 character 同步 是 maintained.
assembling 一个 receive character 是 started 在
这 rising 边缘 的 这 receive 时钟 preceding
这 下落 的 这 同步 输入.
BOP 非 函数
×
1 0 这 同步 管脚 做 不 函数.
×
: don’t 小心
提醒 如果 一个 模式 在 这个 1 位 (“0” 或者 “1”) 是 inserted 在 在 这 “sync character assigned 至 cr7”
和 “sync character assigned 至 cr6” 是 received 当 数据 是 正在 聚集 在 这 bi-同步
模式, 一个 “l” 脉冲波 的 关于 1 位 将 是 发生 在 这 同步 管脚. 如果 这 enter hunt command
是 issued 当 这个 “l” 脉冲波 是 呈现, 这 command 是 invalid. 不管怎样, 这 recieve 运作
的 这 mpsc 是 不 影响 在 所有 用 这 reception 的 这个 模式.
(5) TR
X
ca (transmit receive 时钟 一个) ... i/o
TR
X
cb (transmit receive 时钟 b) ... i/o
(一个) 当 cr15: d2 = “0”
这些 管脚 输入 这 transmit 和 receive clocks. 它们 是 使用 至 供应 外部 transmit 和 receive
clocks.
[Exception] 如果 也 cr15: d6, d5 = “0, 1” 或者 d4, d3 = “0, 1”, 或者 两个都 是 set, 这 tr
X
ca 和 tr
X
cb 管脚
函数 作 输入 管脚, 甚至 如果 cr15: d2 = “1”.
(b) 当 cr15: d2 = “1”
这些 管脚 函数 作 输出 管脚. 这 源 的 这 输出 时钟 能 是 选择 从 一个 结晶 振动
电路, brg, dpll, 或者 transmit 时钟, 取决于 在 这 设置 的 cr15: d1, d0. 下面 这 情况
explained 在 [exception] 在 (一个) 在之上, 它们 unconditionally 提供 作 输入 管脚, 和 这 设置 的 cr15: d2,
d1, d0 是 invalid.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com