整体的
电路
系统, 公司
ICS950810
0472f—01/12/04
块 图解
推荐 应用:
ck-408 时钟 为 banias 处理器/ odem 和
montara-g chipsets.
输出 特性:
• 3 差别的 cpu 时钟 pairs @ 3.3v
• 7 pci (3.3v) @ 33.3mhz
• 3 pci_f (3.3v) @ 33.3mhz
• 1 usb (3.3v) @ 48mhz
• 1 点 (3.3v) @ 48mhz
• 1 ref (3.3v) @ 14.318mhz
• 5 3v66 (3.3v) @ 66.6mhz
• 1 vch/3v66 (3.3v) @ 48mhz 或者 66.6mhz
特性:
• 支持 展开 spectrum 调制,
向下 展开 0 至 -0.5%. (cpu, 3v66, pci)
• 效率高的 电源 管理 scheme 通过 pd#,
cpu_stop# 和 pci_stop#.
关键 规格:
•
cpu 输出 jitter <150ps
• 3v66 输出 jitter <250ps
• cpu 输出 skew <100ps
管脚 配置
56-管脚 300mil ssop
6.10 mm. 身体, 0.50 mm. 程度 tssop
频率 发生器 和 200mhz 差别的 cpu clocks
符合实际
* 这些 输入 有 150k 内部的 拉-向上 电阻 至 vdd.
2SF1SF0SF
UPC
)zhm(
)0:5(66v3
)zhm(
f_icp
ICP
)zhm(
X00 66.66166.6633.33
X0 1 00.00166.6633.33
X10 00.00266.6633.33
X11 33.33166.6633.33
diM00 etatsirTetatsirTetatsirT
diM01 2/klcT4/klcT8/klct
diM10 devreseRdevreseRdevreseR
diM11 devreseRdevreseRdevreseR
PLL2
PLL1
展开
Spectr
um
3v66_5
3v66_3
3v66_(4,2)
48mhz_usb
48mhz_点
X1
X2
XTAL
OSC
3V66
DIVDER
PD#
cpu_stop#
pci_stop#
MULTSEL0
SDATA
SCLK
fs (2:0)
i ref
控制
逻辑
config.
reg.
REF
3v66_0
CPU
DIVDER
3
3
cpuclkt (2:0)
cpuclkc (2:0)
停止
3v66_1/vch_clk
pciclk (6:0)
PCI
DIVDER
3
7
pciclk_f (2:0)
停止
VDDREF
156
REF
X1
255
FS1
X2
354
FS0
地
453
cpu_stop#*
pciclk_f0
552
CPUCLKT0
pciclk_f1
651
CPUCLKC0
pciclk_f2
750
VDDCPU
VDDPCI
849
CPUCLKT1
地
948
CPUCLKC1
PCICLK0
10 47
地
PCICLK1
11 46
VDDCPU
PCICLK2
12 45
CPUCLKT2
PCICLK3
13 44
CPUCLKC2
VDDPCI
14 43
MULTSEL0*
地
15 42
IREF
PCICLK4
16 41
地
PCICLK5
17 40
FS2
PCICLK6
18 39
48mhz_usb
VDD3V66
19 38
48mhz_点
地
20 37
VDD48
3v66_2
21 36
地
3v66_3
22 35
3v66_1/vch_clk
3v66_4
23 34
pci_stop#*
3v66_5
24 33
3v66_0
*PD#
25 32
VDD3V66
VDDA
26 31
地
地
27 30
SCLK
vtt_pwrgd#
28 29
SDATA
ICS950810
: 点此下载
