tc530/tc534
ds21433b-页 6
2002 微芯 技术 公司
16 16 23 20 D
输出
逻辑 水平的 输出. 串行 端口 数据 输出 管脚. 这个 管脚 是
使能 仅有的 当 r/w
是 高.
17 17 24 21 D
CLK
逻辑 输入, 积极的 和 负的 边缘 triggered. 串行
端口 时钟. 当 r/w
是 高, 串行 数据 是 clocked 输出 的
这 tc530/tc534a (在 D
输出
) 在 各自 高-至-低 转变
的 D
CLK
. 一个/d initialization 数据 (加载 值) 是 clocked
在 这 tc530/tc534 (在 D
在
) 在 各自 低-至-高 transi-
tion 的 D
CLK
.amaximumserialportd
CLK
频率 的
3MHz 是 permitted.
18 18 25 22 D
在
逻辑 水平的 输入. 串行 端口 输入 管脚. 这 一个/d 转换器
integration 时间 (t
INT
) 和 自动 零 时间 (t
AZ
) 值 是
决定 用 这 加载 值 字节 clocked 在 这个 管脚.
这个 initialization 必须 引领 放置 在 电源 向上, 和 能 是
rewritten (或者 修改 和 rewritten) 在 任何 时间. 这 加载
VALUE is clocked 在至 D
在
MSB 第一.
19 19 26 23 r/w
逻辑 水平的 输入. 这个 管脚 必须 是 brought 低 至 执行 一个
写 至 这 串行 端口 (e.g. initialize 这 一个/d 转换器). 这
D
输出
管脚 的 这 串行 端口 是 使能 仅有的 当 这个 管脚 是
高.
20 20 27 24 EOC
打开 流 输出. 终止-的-转换 (eoc)isasserted
任何 时间 这 tc530/tc534 是 在 这 AZ 阶段 的 变换器-
sion. 这个 occurs 当 也 这 tc530/tc534 initiates 一个
正常的 AZ 阶段 或者 当 重置 是 牵引的 高. EOC
是
returned 高 当 这 tc530/tc534 exits az. 自从 EOC
是 驱动 低 立即 下列的 completion 的 一个 变换器-
sion 循环, 它 能 是 使用 作 一个 数据 准备好 处理器
中断.
21 21 30 28 重置 逻辑 水平的 输入. 它 是 需要 至 强迫 这 tc530/tc534
在 这 自动 零 阶段 当 电源 是 initially 应用.
这个 是 accomplished 用 短促地 带去 重置 高.
使用 一个 i/o 端口 线条 从 这 微处理器 或者 用 应用-
ing 一个 外部 系统 重置 信号 或者 用 连接 一个
0.01
µ
F 电容 从 这 重置 输入 至 V
DD
.变换器-
sions 是 执行 continuously 作 长 作 重置 是 低
和 转换 是 halted 当 重置 是 高. 重置 将
因此 是 使用 在 一个 complex 系统 至 短促地 sus-
pend 转换 (为 例子, 当 这 地址 线条 的 一个
输入 多路调制器 是 changing 状态). 在 这个 情况, 重置
应当 是 牵引的 高 仅有的 当 这 EOC
是 低 至 避免
excessively 长 积分器 释放 时间 这个 可以
结果 在 erroneous 转换. (看
产品
部分).
22 22 32 30 V
CCD
相似物 输入. 电源 供应 连接 为 数字的 逻辑 和
串行 端口. 恰当的 电源-向上 sequencing 是 核心的, 看 这
产品
部分.
23 23 34 32 OSC 输入. 这 负的 电源 供应 转换器 正常情况下 runs 在
一个 频率 的 100khz. 这个 频率 能 是 slowed 向下
至 减少 安静的 电流 用 连接 一个 外部
电容 在 这个 管脚 和 V
+
dd.
看 部分 6.0, 典型 特性.
25 25 37 35 V
DD
相似物 输入. 电源 供应 连接 为 这 一个/d 相似物
部分 和 直流-直流 转换器. 恰当的 电源-向上 sequencing
是 核心的, (看 这
产品
部分).
表格 2-1: 管脚 函数 表格 (持续)
管脚 号码
(
TC530
)
28-管脚 PDIP
管脚 号码
(
TC530
)
28-管脚 SOIC
管脚 号码
(
TC534
)
40-管脚 PDIP
管脚 号码
(
TC534
)
44-管脚
PQFP
标识 描述
: 点此下载
