1995 Dec 08 5
飞利浦 半导体 初步的 规格
立体的 1fs 数据 输入 向上-抽样 filter 和
bitstream 持续的 双 dac (bcc-dac2)
TDA1305T
固定
标识 管脚 描述
V
DDA
1 相似物 供应 电压
V
SSA
2 相似物 地面
TEST1 3 测试 输入; 管脚 应当 是 连接
至 地面 (内部的 拉-向下
电阻)
BCK 4 位 时钟 输入
WS 5 文字 选择 输入
数据 6 数据 输入
CLKS1 7 时钟 选择 1 输入
CLKS2 8 时钟 选择 2 输入
V
SSD
9 数字的 地面
V
DDD
10 数字的 供应 电压
TEST2 11 测试 输入; 管脚 应当 是 连接
至 地面 (内部的 拉-向下
电阻)
SYSCLKI 12 系统 时钟 输入
n.c. 13 不 连接 (这个 管脚 应当 是 left
打开-电路)
n.c. 14 不 连接 (这个 管脚 应当 是 left
打开-电路)
V
SSD
15 数字的 地面
SYSCLKO 16 系统 时钟 输出
DEEM1 17 de-emphasis 开关; f
DEEM
32 khz,
44 khz 和 48 kHz
DEEM2 18 de-emphasis 开关; f
DEEM
32 khz,
44 khz 和 48 kHz
MUSB 19 沉默的 输入 (起作用的 低)
DSMB 20 翻倍-速 模式 输入
(起作用的 低)
ATSB 21 12 db attenuation 输入
(起作用的 低)
VOL 22 left 频道 输出
FILTCL 23 电容 为 left 频道 1st 顺序
filter 函数 应当 是 连接
在 管脚 22 和 23
FILTCR 24 电容 为 正确的 频道 1st 顺序
filter 函数 应当 是 连接
在 管脚 25 和 24
VOR 25 正确的 频道 输出
V
ref
26 内部的 涉及 电压 为 输出
途径 (0.5v
DD
)
V
SSO
27 运算的 amplifier 地面
V
DDO
28 运算的 amplifier 供应 电压
图.2 管脚 配置.
: 点此下载
