首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:656865
 
资料名称:TP5510
 
文件大小: 197.95K
   
说明
 
介绍:
Full Duplex Analog Front End for Consumer Applications
 
 


: 点此下载
  浏览型号TP5510的Datasheet PDF文件第1页
1
浏览型号TP5510的Datasheet PDF文件第2页
2
浏览型号TP5510的Datasheet PDF文件第3页
3

4
浏览型号TP5510的Datasheet PDF文件第5页
5
浏览型号TP5510的Datasheet PDF文件第6页
6
浏览型号TP5510的Datasheet PDF文件第7页
7
浏览型号TP5510的Datasheet PDF文件第8页
8
浏览型号TP5510的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
函数的 描述
(持续)
edges 获得 remaining bits 两个都 设备
utilize 短的 框架 同步 脉冲波 同步的 或者 asyn-
chronous 运行 mode
框架 同步 运作
使用 框架 mode 两个都 框架 同步 pulses
FS
E
FS
D
必须 或者 更多 时钟 时期 long
定时 relationships 指定
图示 3
为基础
transmit 框架 sync FS
E
AFE sense whether 短的
或者 框架 同步 脉冲 正在 used 64 kHz oper-
ation 框架 同步 脉冲波 必须 保持 一个 最小
160 ns D
E
触发-状态 输出 缓存区 使能
rising 边缘 FS
E
或者 rising 边缘 BCLK
E
这个-
总是 comes later 第一 clocked 输出 sign bit
下列的 BCLK
E
rising edges 时钟 输出 re-
maining bits D
E
输出 无能 下落
BCLK
E
边缘 下列的 eighth rising edge 或者 FS
E
going low whichever comes later 一个 rising 边缘 de-
代号 框架 同步 pulse FS
D
导致 数据 D
D
latched next 第八 下落 edges BCLK
D
(bclk
E
同步的 模式) 两个都 设备 utilize
框架 同步 脉冲波 同步的 或者 异步的 mode
ENCODE 部分
encode 部分 输入 一个 运算的 放大器
provision 增益 调整 使用 外部 resistors
图示 4
噪音 带宽 准许 增益
excess 20 dB 横过 音频的 passband real-
ized 运算 放大 驱动 一个 统一体-增益 过滤 consisting RC
起作用的 前-filter followed 一个 eighth 顺序 切换-ca-
pacitor 通带 过滤 clocked 256 kHz 输出
这个 过滤 直接地 驱动 AD 样本-和-支撑 circuit
AD compressing 类型 符合
m
-law 编码
conventions 一个 精确 电压 涉及 修整
制造 提供 一个 输入 超载 (t
最大值
) nomi-
nally 25V 顶峰 (看 表格 传递 characteris-
tics) FS
E
框架 同步 脉冲波 控制 抽样
过滤 output 然后 successive-approximation encod-
ing 循环 begins 8-位 代号 然后 承载 一个 缓存区
shifted 输出 通过 D
E
next FS
E
pulse 总的
encoding 延迟 大概 165
m
s (预定的
encode 过滤) 125
m
s (预定的 encoding 延迟) 这个
totals 290
m
s 任何 补偿 电压 预定的 过滤 或者 com-
parator cancelled sign integration
DECODE 部分
decode 部分 组成 一个 expanding DAC 这个
驱动 一个 fifth 顺序 切换-电容 通过 过滤
clocked 256 kHz DAC
m
-law 5th 顺序
通过 过滤 corrects sin xx attenuation 预定的 8
kHz samplehold 过滤 然后 followed 一个 2nd 顺序
RC 起作用的 邮递-filterpower 放大器 有能力 驱动 一个
600
X
加载 一个 水平的 72 dBm decode 部分
统一体-gain 在之上 occurrence FS
D
数据 D
D
输入 clocked 下落 边缘 next 第八
BCLK
D
(bclk
E
) periods 终止 DAC 时间 slot
DA 转换 循环 begins 10
m
s 后来的 DAC
输出 updated 总的 DAC 延迟
E
10
m
s (dac
更新) 110
m
s (过滤 延迟) 625
m
s(

框架)
这个 大概 180
m
s
httpwwwnationalcom
4
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com