5
这 开始 的 这 next RFA1 在 sequence 应当 是 设置 至 样本
这 narrowest RF 数据 脉冲波 在 least 10 时间. 否则, 重大的
边缘 jitter 将 是 增加 至 这 发现 数据 脉冲波.
ASH Transceiver 块 图解
图示 2 是 这 一般 块 图解 的 这 ASH transceiver.
请 谈及 至 图示 2 为 这 下列的 discussions.
触角 端口
这 仅有的 外部 RF 组件 需要 为 这 transceiver 是
这 触角 和 它的 相一致 组件. Antennas presenting 一个
阻抗 在 这 范围 的 35 至 72 ohms resistive 能 是 satisfacto
-
rily matched 至 这 RFIO 管脚 和 一个 序列 相一致 coil 和 一个 调往
相一致/静电释放 保护 coil. 其它 触角 阻抗 能 是
matched 使用 二 或者 三 组件. 为 一些 阻抗,
二 inductors 和 一个 电容 将 是 必需的. 一个 直流 path 从 RFIO
至 地面 是 必需的 为 静电释放 保护.
接受者 Chain
这 输出 的 这 锯 过滤 驱动 放大器 rfa1. 这个 放大器 在
-
cludes provisions 为 detecting 这 onset 的 饱和 (agc 设置),
和 为 切换 在 35 dB 的 增益 和 5 dB 的 增益 (增益 Se
-
lect). AGC 设置 是 一个 输入 至 这 AGC 控制 函数, 和 增益 Se
-
lect 是 这 AGC 控制 函数 输出. 开关 控制 至 RFA1
(和 rfa2) 是 发生 用 这 脉冲波 发生器 &放大; RF 放大 偏差
函数. 这 输出 的 RFA1 驱动 这 锯 延迟 线条, 这个 有
一个 名义上的 延迟 的 0.5 µs.
这 第二 放大器, rfa2, 提供 51 dB 的 增益 在下 satura
-
tion. 这 输出 的 RFA2 驱动 一个 全部-波 探测器 和 19 dB 的
门槛 增益. 这 onset 的 饱和 在 各自 部分 的 RFA2 是
发现 和 summed 至 提供 一个 logarithmic 回馈. 这个 是
增加 至 这 输出 的 这 全部-波 探测器 至 生产 一个 整体的
探测器 回馈 那 是 正方形的 law 为 低 信号 水平, 和 tran
-
sitions 在 一个 log 回馈 为 高 信号 水平. 这个 结合体
提供 极好的 门槛 敏锐的 和 更多 比 70 dB 的
探测器 动态 范围. 在 结合体 和 这 30 dB 的 AGC
范围 在 rfa1, 更多 比 100 dB 的 接受者 动态 范围 是
达到.
这 探测器 输出 驱动 一个 gyrator 过滤. 这 过滤 提供 一个
三-柱子, 0.05 程度 equiripple 低-通过 回馈 和 极好的
组 延迟 flatness 和 minimal 脉冲波 ringing. 这 3 dB 带宽
的 这 过滤 能 是 设置 从 4.5 kHz 至 1.8 MHz 和 一个 外部 re-
sistor.
这 过滤 是 followed 用 一个 根基-带宽 放大器 这个 boosts 这 de-
tected 信号 至 这 BBOUT 管脚. 当 这 接受者 RF 放大器
是 运行 在 一个 50%-50% 职责 循环, 这 BBOUT 信号 改变
关于 10 mv/db, 和 一个 顶峰-至-顶峰 信号 水平的 的 向上 至 685 mv.
为 更小的 职责 循环, 这 mv/db 斜度 和 顶峰-至-顶峰 信号
水平的 是 proportionately 较少. 这 发现 信号 是 riding 在 一个
1.1 Vdc 水平的 那 varies somewhat 和 供应 电压, tempera
-
ture, 等 BBOUT 是 结合 至 这 CMPIN 管脚 或者 至 一个 外部 数据
恢复 处理 (dsp, 等.) 用 一个 序列 电容. 这 准确无误的
值 的 这 序列 电容 取决于 在 数据 比率, 数据 run 长度,
和 其它 factors 作 discussed 在 这
ASH Transceiver Designer’s
手册.
当 一个 外部 数据 恢复 处理 是 使用 和 agc, BBOUT
必须 是 结合 至 这 外部 数据 恢复 处理 和 CMPIN
用 独立的 序列 连接 电容. 这 AGC 重置 函数 是
驱动 用 这 信号 应用 至 cmpin.
当 这 transceiver 是 放置 在 电源-向下 (睡眠) 或者 在 一个 trans
-
mit 模式, 这 输出 阻抗 的 BBOUT 变为 非常 高. 这个
特性 helps preserve 这 承担 在 这 连接 电容 至 迷你
-
mize 数据 slicer stabilization 时间 当 这 transceiver switches
后面的 至 这 receive 模式.
数据 Slicers
这 CMPIN 管脚 驱动 二 数据 slicers, 这个 转变 这 相似物
信号 从 BBOUT 后面的 在 一个 数字的 stream. 这 最好的 数据 slicer
选择 取决于 在 这 系统 运行 参数. 数据 slicer
DS1 是 一个 capacitively-结合 比较器 和 provisions 为 一个 ad
-
justable 门槛. DS1 提供 这 最好的 效能 在 低
图示 2
: 点此下载
