str71xf - 介绍
17/49
1. 这 重置 配置 的 这 i/o ports 是 ipupd (输入 拉-向上/拉 向下). 谈及 至
表格 7, “port 位 配置 表格,” 在 页 26. 这 port 位 配置 在 重置 是
pc0=1, pc1=1, pc2=0. 这 port 数据 寄存器 位 (pd) 值 取决于 在 这 pu/pd column
这个 specifies whether 这 拉-向上 或者 拉-向下 是 使能 在 重置
2. 在 重置 状态, 这些 管脚 配置 作 输入 pu/pd 和 弱 拉-向上 enabled. 它们 必须
是 配置 用 软件 作 alternate 函数 (看表格 7, “port 位 配置 表格,”
在 页 26) 至 是 使用 用 这 外部 记忆 接口.
3. 在 重置 状态, 这些 管脚 配置 作 input pu/pd 和 弱 拉-向下 使能 至 输出
地址 0x0000 0000 使用 这 外部 记忆 接口. 至 进入 记忆 banks 更好
比 1mbyte, 它们 需要 至 是 配置 用 软件 作 alternate 函数 (看表格 7, “port
位 配置 表格,” 在 页 26).
136 B5 我们.1 O 8mA
外部 记忆 接口:起作用的 低 msb 写 ena-
ble 输出
137 C5 我们
.0 O 8mA
外部 记忆 接口: 起作用的 低 lsb 写 使能
输出
138 A3 V
33
S 供应 电压 为 数字的 i/os
139 A2 V
SS
S 地面 电压 为 数字的 i/os
140 D5 p0.5/s1.mosi i/o pu C
T
4mA X X 端口 0.5 spi1: master 输出/从动装置 在 数据
141 A4 p0.6/s1.sclk i/o pu C
T
X 4mA X X 端口 0.6 spi1: 串行 时钟
142 B4 p0.7/s1.ss
i/o pu C
T
4mA X X 端口 0.7 spi1: 从动装置 选择 输入 起作用的 低
143 C4
p0.8/u0.rx/
u0.tx
i/o pd C
T
X4mA T
端口 0.8
uart0: receive
数据 输入
uart0: transmit 数据
输出.
便条:
这个 管脚 将 是 使用 为 单独的 线 uart (half
duplex) 如果 编写程序 作 alternate 函数 输出.
这 管脚 将 是 触发-陈述 除了 当 uart transmis-
sion 是 在 progress
144 B3
p0.9/u0.tx/
激励.0
i/o pd C
T
4mA X X 端口 0.9
选择 激励 con-
figuration 输入
uart0: transmit 数据
输出
表格 3. str710 管脚 描述
管脚 n°
管脚 名字
类型
输入 重置 状态
1)
输入 输出
起作用的 在 stdby
主要的
函数
(之后
重置)
Alternate 函数
TQFP144
BGA144
输入 水平的
中断
能力
OD
PP
: 点此下载
