U3741BM
rev. a1, 15-oct-98
初步的 信息
10 (25)
bitcheck 模式
在 bitcheck 模式 这 新当选的 数据 stream 是 examined
至 distinguish 在 一个 有效的 信号 从 一个 correspond-
ing 传输者 和 信号 预定的 至 噪音. 这个 是 完毕 用
subsequent 时间 框架 checks 在哪里 这 距离
在 2 信号 edges 是 continuously 对照的 至 一个
可编程序的 时间 window. 这 最大 计数 的 这个
边缘-至-边缘 tests 在之前 这 接受者 switches 至
接到 模式 是 也 可编程序的.
configuring 这 bitcheck
假设 一个 调制 scheme 那 包含 2 edges 每
位, 二 时间 框架 checks 是 verifying 一个 位. 这个 是
有效的 为 manchester, bi-阶段 和 大多数 其它
调制 schemes. 这 最大 计数 的 位 至 是
审查 能 是 设置 至 0, 3, 6 或者 9 位 通过 这 能变的
N
Bitcheck
在 这 opmode 寄存器. 这个 implies 0, 6, 12
和 18 边缘 至 边缘 checks 各自. 如果 n
Bitcheck
是 设置
至 一个 高等级的 值, 这 接受者 是 较少 likely 至 转变 至
接到 模式 预定的 至 噪音. 在 这 存在 的 一个 有效的
传输者 信号, 这 bitcheck takes 较少 时间 如果 n
Bitcheck
是 设置 至 一个 更小的 值. 在 polling 模式, 这 bitcheck 时间
是 不 依赖 在 n
Bitcheck
. 图示 11 显示 一个
例子 在哪里 3 位 是 测试 successfully 和 这 数据
信号 是 transferred 至 管脚 数据.
符合 至 图示 12, 这 时间 window 为 这 bitcheck
是 定义 用 二 独立的 时间 限制. 如果 这 边缘-至-边缘
时间
t
ee
是 在 在 这 更小的 bitcheck 限制 t
lim_最小值
和 这 upper bitcheck 限制 t
lim_最大值
, 这 审查 将 是
持续. 如果 t
ee
是 小 比 t
lim_最小值
或者 t
ee
超过
T
lim_最大值
, 这 bitcheck 将 是 terminated 和 这 接受者
switches 至 睡眠 模式.
dem_输出
t
ee
T
lim_最小值
T
lim_最大值
1/f
Sig
图示 12. 有效的 时间 window 为 bitcheck
为 最好的 噪音 免除 它 是 推荐 至 使用 一个 低
span 在 t
lim_最小值
和 t
lim_最大值
. 这个 是 达到
使用 一个 fixed 频率 在 一个 50% 职责 循环 为 这
传输者 preburst. 一个 ‘11111...’ 或者 一个 ‘10101...’ sequence
在 manchester 或者 bi-阶段 是 一个 好的 选择 涉及
那 advice. 一个 好的 compromise 在 接受者
敏锐的 和 susceptibility 至 噪音 是 一个 时间 window 的
±
25% 关于 这 预期的 边缘-至-边缘 时间 t
ee
.
使用 前-burst patterns 那 包含 各种各样的 边缘-至-
边缘 时间 时期, 这 bitcheck 限制 必须 是
编写程序 符合 至 这 必需的 span.
这 bitcheck 限制 是 决定 用 意思 的 这
formula 在下.
T
lim_最小值
= lim_最小值
×
T
XClk
T
lim_最大值
= (lim_最大值 –1)
×
T
XClk
lim_最小值 和 lim_最大值 是 定义 用 一个 5-位 文字 各自
在里面 这 限制 寄存器.
使用 在之上 formulas lim_最小值 和 lim_最大值 能 是
决定 符合 至 这 必需的 t
lim_最小值
, t
lim_最大值
和 t
XClk
. 这 时间 决议 在 defining t
lim_最小值
和
T
lim_最大值
是 t
XClk
. 这 最小 边缘-至-边缘 时间 t
ee
(t
数据_l_最小值
, t
数据_h_最小值
) 是 定义 符合 至 这
chapter ‘receiving 模式’. 预定的 至 这个, 这 更小的 限制
应当 是 设置 至 lim_最小值
≥
10. 这 最大 值 的
这 upper 限制 是 lim_最大值 = 63.
计算数量 13, 14 和 15 是 illustrating 这 bitcheck
为 这 default bitcheck 限制 lim_最小值 = 14 和
lim_最大值 = 24. 当 这 ic 是 使能, 这 信号
处理 电路 是 使能 在 t
Startup
. 这 输出
的 这 ask/ fsk demodulator (dem_输出) 是 未阐明的
在 那 时期. 当 这 bitcheck 变为 起作用的,
这 bitcheck 计数器 是 clocked 和 这 循环 t
XClk
.
图示 13 显示 如何 这 bitcheck proceeds 如果 这 位-
审查 计数器 值 cv_lim 是 在里面 这 限制 定义
用 lim_最小值 和 lim_最大值 在 这 occurrence 的 一个 信号
边缘. 在 图示 14 这 bitcheck 失败 作 这 值 cv_lim
是 更小的 比 这 限制 lim_最小值. 这 bitcheck 也 失败
如果 cv_lim reaches lim_最大值. 这个 是 illustrated 在
图示 15.
Bitcheck
使能 ic
dem_输出
Bitcheck–Counter
0
2345
6 245
17
8
1
36
789 1112131410
1/2 位
15
16 17 18 1 2 3 4
56
( lim_最小值 = 14, lim_最大值 = 24 )
78
910 11 12 13
14
15 1234
1/2 位 1/2 位
bitcheck ok
bitcheck ok
T
Startup
T
Clk
图示 13. 定时 图解 在 bitcheck
: 点此下载
