usblc6-4sc6
4/10
技术的 信息
1. surge 保护
这 usblc6-4sc6 是 特别 优化 至 执行 surge 保护 为基础 在 这 栏杆 至 栏杆 topology.
这 夹紧 电压 v
CL
能 是 计算 作 follow :
V
CL
+ = v
总线
+ v
F
为 积极的 surges
V
CL
- = - v
F
为 负的 surges
和: v
F
= v
T
+ r
d
.i
p
(v
F
向前 漏出 电压) / (v
T
向前 漏出 门槛 电压)
我们 假设 那 这 值 的 这 动态 阻抗 的 这 夹紧 二极管 是 典型地:
R
d
= 1.4
Ω
和 v
T
= 1.2v.
为 一个 iec61000-4-2 surge 水平的 4 (联系 释放: v
g
=8kv, r
g
=330
Ω
), v
总线
= +5v, 和 如果 在 第一
approximation, 我们 假设 那 : i
p
= v
g
/ r
g
= 24a.
所以, 我们 find:
V
CL
+ = +39v
V
CL
- = -34v
便条:
这 calculations 做 不 引领 在 账户 phenomena 预定的 至 parasitic inductances.
2. surge 保护 应用 例子
如果 我们 考虑 那 这 连接 从 这 管脚 v
总线
至 v
CC
和 从 地 至 pcb 地 是 完毕 用
二 轨道 的 10mm 长 和 0.5mm 大; 我们 假设 那 这 parasitic inductances lw 的 这些 轨道
是 关于 6nh. 所以 当 一个 iec61000-4-2 surge occurs, 预定的 至 这 上升 时间 的 这个 尖刺 (tr=1ns), 这
电压 v
CL
有 一个 extra 值 equal 至 lw.di/dt.
这 di/dt 是 计算 作: di/dt = ip/tr = 24 a/ns
这 超（电）压 预定的 至 这 parasitic inductances 是: lw.di/dt = 6 x 24 = 144v
用 带去 在 账户 这 效应 的 这些 parasitic inductances 预定的 至 unsuitable 布局, 这 夹紧
电压 将 是 :
V
CL
+ = +39 + 144 = 183v
V
CL
- = -34 - 144 = -178v
我们 能 减少 作 更 作 可能 这些 phenomena 和 简单的 布局 optimization.
它’s 这 reason why 一些 recommendations 有 至 是 followed (看 paragraph “how 至 确保 一个 好的
静电释放 protection”).
图示 6: 静电释放 行为; parasitic phenomena 预定的 至 unsuitable 布局
Lw
vi/o
静电释放
SURGE
地
i/o
+V
CC
V
总线
V
F
Lw
di
dt
Lw
di
dt
v+ =
CL
V +V +Lw
总线 F
di
dt
surge >0
di
dt
surge <0
v- =
CL
-v -lw
F
t
tr=1ns
VV
CC F
+
Lw
di
dt
V
CL
+
积极的
SURGE
183V
-lw
di
dt
t
tr=1ns
-
V
F
V
CL
-
负的
SURGE
-178v
: 点此下载
