www.fairchildsemi.com 2
USB1T11A
连接 图解
管脚 assignments 为 soic 和 tssop
管脚 assignments 为 mlp
逻辑 图解
管脚 描述
管脚 名字 i/o 描述
RCV O receive 数据. cmos 水平的 输出 为 usb 差别的 输入
OE
I 输出 使能. 起作用的 低, 使能 这 transceiver 至 transmit 数据 在 这 总线. 当 不
起作用的 这 transceiver 是 在 receive 模式.
模式 I 模式. 当 left unconnected, 一个 弱 拉-向上 晶体管 pulls 它 至 v
CC
和 在 这个 地, 这
vmo/fseo 管脚 takes 这 函数 的 fseo (强迫 seo).
V
PO
, v
MO
/f
SEO
I 输入 至 差别的 驱动器. (输出 从 sie).
模式 VPO vmo/fseo 结果
0 0 0 逻辑
“
0
”
0 1 SE0
1 0 逻辑
“
1
”
11 SEO
1 0 0 SE0
0 1 逻辑
“
0
”
1 0 逻辑
“
1
”
1 1 illegal 代号
V
P
, v
M
O gated 版本 的 d
和 d
. 输出 是 逻辑
“
0
”
和 逻辑
“
1
”
. 使用 至 发现 单独的 结束
零 (se0
), 错误 情况, 和 interconnect 速. (输入 至 sie).
VP VM 结果
0 0 SE0
01low 速
1 0 全部 速
11Error
D
, d
ai/o 数据
, 数据
. 差别的 数据 总线 conforming 至 这 普遍的 串行 总线 标准.
SUSPND I suspend. 使能 一个 低 电源 状态 当 这 usb 总线 是 inactive. 当 这 suspend 管脚 是
起作用的 它 将 驱动 这 rcv 管脚 至 一个 逻辑
“
0
”
状态. 两个都 d
和 d
是 3-状态.
速 I 边缘 比率 控制. 逻辑
“
1
”
运作 在 边缘 比率 为
“
全部 速
”
.
逻辑
“
0
”
运作 边缘 比率 为
“
低 速
”
.
V
CC
3.0v 至 3.6v 电源 供应
地 地面 涉及
: 点此下载
