V370PDC
版权 © 1999, v3 半导体 corp. v370pdc_a0 数据 薄板 rev 1.01 ds-pd01-0101
3
表格 3: 信号 描述
pci 总线 接口
信号 类型 R
一个
描述
ad[31:0] pci i/o Z 地址 和 数据, 多路复用 在 这 一样 管脚.
c/be[3:0]
pci i 总线 command 和 字节 使能, 多路复用 在 这 一样 管脚.
PAR pci i/o Z parity 代表 甚至 parity 横过 ad[31:0] 和 c/be[3:0].
框架 pci i
循环 框架 indicates 这 beginning 和 burst 长度 的 一个
进入.
IRDY pci i
initiator 准备好 indicates 这 初始的 代理
’
s (总线 主控
’
s) 能力
至 完全 这 电流 数据 阶段 的 这 transaction.
TRDY pci o Z
目标 准备好 indicates 这 目标 代理
’
s (选择 设备
’
s) abil-
ity 至 完全 这 电流 数据 阶段 的 这 transaction.
停止 pci o Z
停止 indicates 这 电流 目标 是 requesting 这 主控 至 停止
这 电流 transaction (retry 或者 disconnect).
DEVSEL pci o Z
设备 选择, 当 actively 驱动 用 一个 目标, indicates 这 driv-
ing 设备 有 解码 它的 地址 作 这 目标 的 这 电流
进入.
IDSEL pci i
initialization 设备 选择 是 使用 作 一个 碎片 选择 在 configu-
限定 读 和 写 transactions. 它 必须 是 驱动 高 在 顺序
至 进入 这 碎片
’
s 内部的 配置 空间.
PERR pci i/o Z
parity 错误 是 使用 至 report 数据 parity errors 在 所有 pci
transactions 除了 一个 特定的 循环.
SERR pci i/od Z
系统 错误 是 使用 至 report 地址 parity errors, 数据 parity
errors 在 这 特定的 循环 command, 或者 任何 其它 系统 错误
在哪里 这 结果 将 是 catastrophic.
PCLK pci i pclk 提供 定时 为 所有 transactions 在 这 pci 总线.
sdram 和 附带的 总线 接口
信号 类型 R 描述
CLKIN I local 时钟 输入
CLKOUT O
12
X 缓冲 pci 时钟 输出
DCS[3:0] O
8
Z sdram 碎片 选择
ma[14:0] O
12
Z
sdram 记忆 地址 (也, a[16:2] 为 附带的 进入).
ma[14:13] 是 典型地 使用 为 ba[1:0]
RAS O
12
Z sdram 行 地址 strobe
: 点此下载
