9
v54c3128(16/80/40)4v(t/s) rev. 1.2 8月 2002
mosel vitelic
v54c3128(16/80/40)4v(t/s)
信号 管脚 描述
管脚 类型 信号 极性 函数
CLK 输入 脉冲波 积极的
边缘
这 系统 时钟 输入. 所有 的 这 sdram 输入 是 抽样 在 这 rising 边缘 的 这
时钟.
CKE 输入 水平的 起作用的 高 activates 这 clk 信号 当 高 和 deactivates 这 clk 信号 当 低, 因此
initiates 也 这 电源 向下 模式 或者 这 自 refresh 模式.
CS
输入 脉冲波 起作用的 低 CS使能 这 command 解码器 当 低 和 使不能运转 这 command 解码器 当
高. 当 这 command 解码器 是 无能, 新 commands 是 ignored 但是 previous
行动 continue.
RAS
, cas
我们
输入 脉冲波 起作用的 低 当 抽样 在 这 积极的 rising 边缘 的 这 时钟, cas, ras, 和 我们定义 这
command 至 是 executed 用 这 sdram.
a0 - a11 输入 水平的 — 在 一个 bank 活动 command 循环, a0-a11 定义 这 行 地址 (ra0-ra11)
当 抽样 在 这 rising 时钟 边缘.
在 一个 读 或者 写 command 循环, a0-一个 定义 这 column 地址 (ca0-能)
当 抽样 在 这 rising 时钟 边缘.能 取决于 从 这 sdram organization:
• 32m x 4 sdram ca0–ca9, ca11.
• 16m x 8 sdram ca0–ca9.
• 8m x 16 sdram ca0–ca8.
在 增加 至 这 column 地址, a10(=ap) 是 使用 至 invoke autoprecharge 运作
在 这 终止 的 这 burst 读 或者 写 循环. 如果 a10 是 高, autoprecharge 是 选择 和
ba0, ba1 定义 这 bank 至 是 precharged. 如果 a10 是 低, autoprecharge 是 无能.
在 一个 precharge command 循环, a10(=ap) 是 使用 在 conjunction 和 ba0 和 ba1
至 控制 这个 bank(s) 至 precharge. 如果 a10 是 高, 所有 四 banks 将 ba0 和 ba1 是
使用 至 定义 这个 bank 至 precharge.
ba0,
BA1
输入 水平的 — 选择 这个 bank 是 至 是 起作用的.
DQx 输入
输出
水平的 — 数据 输入/输出 管脚 运作 在 这 一样 manner 作 在 常规的 drams.
LDQM
UDQM
输入 脉冲波 起作用的高 这 数据 输入/输出 掩饰 places 这 dq 缓存区 在 一个 高 阻抗 状态 当 sam-
pled 高. 在 读 模式, dqm 有 一个 latency 的 二 时钟 循环 和 控制 这 输出
缓存区 像 一个 输出 使能. 在 写 模式, dqm 有 一个 latency 的 零 和 运作 作
一个 文字 掩饰 用 准许 输入 数据 至 是 写 如果 它 是 低 但是 blocks 这 写 运作
如果 dqm 是 高.
vcc, vss 供应 电源 和 地面 为 这 输入 缓存区 和 这 核心 逻辑.
VCCQ
VSSQ
供应 — — 分开的 电源 供应 和 地面 为 这 输出 缓存区 至 提供 改进 噪音
免除.
: 点此下载
