7
V54C316162VC rev. 1.4 12月 2001
mosel vitelic
V54C316162VC
这 碎片 enters 这 自动 Refresh 模式, 当
RAS
和 CAS 是 使保持 低 和 CKE 和 我们 是
使保持 高 在 一个 时钟 定时. 这 模式 restores 文字
线条 之后 这 refresh 和 非 外部 precharge
command 是 需要. 一个 最小 tRC 时间 是 re-
quired 在 二 自动 refreshes 在 一个 burst
refresh 模式. 这 一样 rule 应用 至 任何 进入
command 之后 这 自动 refresh 运作.
这 碎片 有 一个 在-碎片 计时器 和 这 自 re-
fresh 模式 是 有. 它 enters 这 模式 当
RAS
,cas, 和 CKE 是 低 和 我们 是 高 在 一个
时钟 定时. 所有 的 外部 控制 信号 包含
这 时钟 是 无能. Returning CKE 至 高 en-
ables 这 时钟 和 initiates 这 refresh exit opera-
tion. 之后 这 exit command, 在 least 一个 t
RC
延迟
是 必需的 较早的 至 任何 进入 command.
DQM 函数
DQM 有 二 功能 为 数据 i/o 读 和
写 行动. 在 读, 当 它 转变 至
“
高
”
在 一个 时钟 定时, 数据 输出 是 无能
和 变为 高 阻抗 之后 二 时钟 延迟
(dqm 数据 使不能运转 Latency t
DQZ
). 它 也 提供
一个 数据 掩饰 函数 为 写. 当 DQM 是 acti-
vated, 这 写 运作 在 这 next 时钟 是 prohib-
ited (dqm 写 掩饰 Latency t
DQW
= 零 clocks).
DQM 是 使用 为 设备 选择, 字节 选择
和 总线 控制 在 一个 记忆 系统. LDQM con-
trols DQ0 至 dq7, UDQM 控制 DQ8 至 dq15.
Suspend 模式
在 正常的 进入 模式, CKE 是 使保持 高 en-
abling 这 时钟. 当 CKE 是 低, 它 freezes 这 在-
ternal 时钟 和 extends 数据 读 和 写
行动. 一个 时钟 延迟 是 必需的 为 模式
entry 和 exit (时钟 Suspend Latency t
CSL
).
电源 向下
在 顺序 至 减少 备用物品 电源 消耗量, 一个
电源 向下 模式 是 有. 所有 banks 必须 是
precharged 和 这 需要 Precharge 延迟
(trp) 必须 出现 在之前 这 SDRAM 能 enter 这
电源 向下 模式. Once 这 电源 向下 模式 是
initiated 用 支持 CKE 低, 所有 的 这 接受者 cir-
cuits 除了 CLK 和 CKE 是 gated 止. 这 电源
向下 模式 做 不 执行 任何 refresh opera-
tions, 因此 这 设备 能
’
t 仍然是 在 电源
向下 模式 变长 比 这 Refresh 时期 (tref) 的
这 设备. Exit 从 这个 模式 是 执行 用 tak-
ing CKE
“
高
”
. 一个 时钟 延迟 是 必需的 为
模式 entry 和 exit.
自动 Precharge
二 方法 是 有 至 precharge
sdrams. 在 一个 自动 precharge 模式, 这
CAS 定时 accepts 一个 extra 地址, 一个
10
, 至 de-
termine whether 这 碎片 restores 或者 不 之后 这
运作. 如果 一个
10
是 高 当 一个 读 Command 是
issued, 这
读 和 自动-precharge
函数 是
initiated. 这 SDRAM automatically enters 这 前-
承担 运作 一个 时钟 在之前 这 last 数据 输出
为 CAS
latencies 2, 二 clocks 为 CAS latencies 3.
如果 一个
10
是 高 当 一个 写 Command 是 issued, 这
写 和 自动-precharge
函数 是 initiated.
这 SDRAM automatically enters 这 precharge 运算-
限定 一个 时间 延迟 equal 至 t
WR
(写 恢复
时间) 之后 这 last 数据 在.
Precharge Command
那里 是 也 一个 独立的 precharge command
有. 当 RAS
和 我们 是 低 和 CAS 是
高 在 一个 时钟 定时, 它 triggers 这 precharge 运算-
限定. 和 一个
10
正在 低, 这 BA 是 使用 选择
bank 至 precharge. 这 precharge command 能 是
imposed 一个 时钟 在之前 这 last 数据 输出 为 CAS
latency = 2, 二 clocks 在之前 这 last 数据 输出 为
CAS latency = 3. 写 需要 一个 时间 延迟 twr
从 这 last 数据 输出 至 应用 这 precharge com-
mand. 如果 一个
10
是 高, 所有 banks 将 是 precharged.
Burst 末端
Once 一个 burst 读 或者 写 运作 有 被 ini-
tiated, 那里 是 一些 方法 在 这个 至 termi-
nate 这 burst 运作 prematurely. 这些
方法 包含 使用 另一 读 或者 写 com-
mand 至 中断 一个 存在 burst 运作, 使用 一个
Precharge Command 至 中断 一个 burst 循环 和
关闭 这 起作用的 bank, 或者 使用 这 Burst 停止 com-
mand 至 terminate 这 存在 burst 运作 但是
leave 这 bank 打开 为 future 读 或者 写 com-
mands 至 这 一样 页 的 这 起作用的 bank. 当
interrupting 一个 burst 和 另一 读 或者 写
Command 小心 必须 是 带去 至 避免 i/o conten-
tion. 这 Burst 停止 command, 不管怎样, 有 这
fewest restrictions 制造 它 这 easiest 方法 至
使用 当 terminating 一个 burst 运作 在之前 它 有
被 完成. 如果 一个 Burst 停止 command 是 issued
在 一个 burst 写 运作, 然后 任何 residual
数据 从 这 burst 写 循环 将 是 ignored. 数据
那 是 提交 在 这 i/o 管脚 在之前 这 Burst
停止 Command 是 注册 将 是 写 至 这
记忆.
: 点此下载
