飞利浦 半导体 产品 规格
74LVC109双 jkflip-flop 和 设置 和 重置; 积极的-边缘 触发
2
1998 apr 28 853–1947 19308
特性
•
宽 供应 电压 范围 的 1.2 至 3.6 v
•
在 一致 和 电子元件工业联合会 标准 非. 8-1a.
•
输入 接受 电压 向上 至 5.5 v
•
cmos 低 电源 消耗量
•
直接 接口 和 ttl 水平
•
输出 能力: 标准
•
I
CC
类别: flip-flops
描述
这 74lvc109 是 一个 低-电压 si-门 cmos 设备 那 是 管脚 和
函数 兼容 和 74hc/hct109.
这 74lvc109 是 一个 双 积极的-边缘 triggered jk
-类型 flip-flop
featuring 单独的 j, k
输入, 时钟 (cp) 输入, 设置 (s
D
) 和 重置
(r
D
) 输入; 也 complementary q 和 q输出.
这 设置 和 重置 是 异步的 起作用的 低 输入 和 运作
independently 的 这 时钟 输入.
这 j 和 k
输入 控制 这 状态 改变 的 这 flip-flops 作
描述 在 这 模式 选择 函数 表格. 这 j 和 k
输入 必须
是 稳固的 一个 设置-向上 时间 较早的 至 这 低-至-高 时钟 转变
为 predictable 运作. 这 jk设计 准许 运作 作 一个
d-类型 flip-flop 用 tying 这 j 和 k
输入 一起.
施密特-触发 action 在 这 时钟 输入 制造 这 电路 高级地
tolerant 至 slower 时钟 上升 和 下降 时间.
快 涉及 数据
地 = 0 v; t
amb
= 25
°
c; t
r
= t
f
≤
2.5 ns
标识
参数 情况 典型 单位
t
PHL
/t
PLH
传播 延迟
ncp 至 nq, nq
nS
D
至 nq, nq
nR
D
至 nq, nq
C
L
= 50 pf;
V
CC
= 3.3 v
4.0
4.5
4.5
ns
f
最大值
最大 时钟 频率 250 MHz
C
I
输入 电容 5.0 pF
C
PD
电源 消耗 电容 每 flip-flop V
I
= 地 至 v
CC
1
27 pF
便条:
1. C
PD
是 使用 至 决定 这 动态 电源 消耗 (p
D
在
µ
w)
P
D
= c
PD
×
V
CC
2
×
f
i
Σ
(c
L
×
V
CC
2
×
f
o
) 在哪里:
f
i
= 输入 频率 在 mhz; c
L
= 输出 加载 capacity 在 pf;
f
o
= 输出 频率 在 mhz; v
CC
= 供应 电压 在 v;
Σ
(c
L
×
V
CC
2
×
f
o
) = 总 的 这 输出.
订货 信息
包装 温度 范围 外部 北 america 北 america pkg. dwg. #
16-管脚 塑料 所以 –40
°
c 至 +85
°
C 74lvc109 d 74lvc109 d sot109-1
16-管脚 塑料 ssop 类型 ii –40
°
c 至 +85
°
C 74lvc109 db 74lvc109 db sot338-1
16-管脚 塑料 tssop 类型 i –40
°
c 至 +85
°
C 74lvc109 pw 74lvc109pw dh sot403-1
管脚 配置
SV00517
1R
D
1K
1CP
1S
D
V
CC
2R
D
2J
2K
2CP
2S
D
2Q
2Q
1J
1Q
1Q
地
14
13
12
11
10
98
1
2
3
4
5
6
7
16
15
管脚 描述
管脚
号码
标识 函数
1, 15 1R
D
, 2r
D
异步的 重置 输入
(起作用的 低)
2, 14, 3, 13 1j, 2j, 1k, 2k
同步的 输入;
flip-flops 1 和 2
4, 12 1cp, 2cp
时钟 输入
(低-至-高, 边缘-triggered)
5, 11 1S
d,
2S
D
异步的 设置 输入
(起作用的 低)
6, 10 1q, 2q 真实 flip-flop 输出
7, 9 1Q, 2q complement flip-flop 输出
8 地 地面 (o v)
16 V
CC
积极的 供应 电压
: 点此下载
