sprs079e – october 1998 – 修订 8月 2000
9
邮递 办公室 盒 1443
•
houston, 德州 77251–1443
终端 功能 (持续)
终端
名字
DESCRIPTIONTYPE
†
终端
名字
DESCRIPTIONTYPE
†
振荡器/计时器 信号
CLKOUT o/z
主控 时钟 输出 信号. clkout 循环 在 这 机器-循环 比率 的 这 cpu. 这 内部的 机器 循环
是 bounded 用 rising edges 的 这个 信号. clkout 也 变得 在 这 高-阻抗 状态 当 止
是 低.
CLKMD1
CLKMD2
CLKMD3
I
时钟模式 选择 信号. 这些 输入 选择 这 模式 那 这 时钟 发生器 是 initialized 至 之后 重置. 这
逻辑水平 的 clkmd1–clkmd3 是 latched 当 这 重置 管脚 是 低, 和 这 时钟 模式 寄存器 是 initialized
至 这 选择 模式. 之后 重置, 这 时钟 模式 能 是 changed 通过 软件, 但是 这 时钟 模式 选择
信号 有 非 效应 直到 这 设备 是 重置 又一次.
x2/clkin I
振荡器 输入. 这个 是 这 输入 至 这 在-碎片 振荡器.
如果 这 内部的 振荡器 是 不 使用, x2/clkin 功能 作 这 时钟 输入, 和 能 是 驱动 用 一个 外部 时钟
源.
‡
X1 O
输出 管脚 从 这 内部的 振荡器 为 这 结晶.
如果 这 内部的 振荡器 是 不 使用, x1 应当 是 left unconnected. x1 做 不 go 在 这 高-阻抗 状态
当 止
是 低.
‡
TOUT0 o/z
Timer0输出. tout0 信号 一个 脉冲波 当 这 在-碎片 计时器 0 counts 向下 past 零. 这 脉冲波 是 一个 clkout
循环 宽. tout0 也 变得 在 这 高-阻抗 状态 当 止
是 低.
TOUT1 o/z
timer1 输出. tout1 信号 一个 脉冲波 当 这 在-碎片 timer1 counts 向下 past 零. 这 脉冲波 是 一个
clkout 循环 宽. 这 tout1 输出 是 多路复用 和 这 hint
管脚 的 这 hpi 和 是 仅有的 有 当
这 hpi 是 无能. tout1 也 变得 在 这 高-阻抗 状态 当 止
是 低.
multichannel 缓冲 串行 端口 信号
BCLKR0
BCLKR1
i/o/z
receive 时钟 输入. bclkr 能 是 配置 作 一个 输入 或者 一个 输出; 它 是 配置 作 一个 输入 下列的
重置. bclkr serves 作 这 串行 变换 时钟 为 这 缓冲 串行 端口 接受者.
BDR0
BDR1
I 串行 数据 receive 输入
BFSR0
BFSR1
i/o/z
框架同步 脉冲波 为 receive 输入. bfsr 能 是 配置 作 一个 输入 或者 一个 输出; 它 是 配置
作 一个 输入 下列的 重置. 这 bfsr 脉冲波 initiates 这 receive 数据 处理 在 bdr.
BCLKX0
BCLKX1
i/o/z
transmit 时钟. bclkx serves 作 这 串行 变换 时钟 为 这 mcbsp 传输者.bclkx 能 是 配置 作
一个 输入 或者 一个 输出; 它 是 配置 作 一个 输入 下列的 重置. bclkx enters 这 高-阻抗 状态 当
止
变得 低.
BDX0
BDX1
o/z
串行 数据 transmit 输出. bdx 是 放置 在 这 高-阻抗 状态 当 不 transmitting, 当 rs是
asserted, 或者 当 止
是 低.
BFSX0
BFSX1
i/o/z
框架同步 脉冲波 为 transmit 输入/输出. 这 bfsx 脉冲波 initiates 这 transmit 数据 处理. bfsx
能 是 配置 作 一个 输入 或者 一个 输出; 它 是 配置 作 一个 输入 下列的 重置. bfsx 变得 在 这
高-阻抗 状态 当 止
是 低.
miscellaneous 信号
NC 非 连接
host-端口 接口 信号
HD0–HD7 i/o/z
并行的 双向的 数据 总线. 这 hpi 数据 总线 是 使用 用 一个 host 设备 总线 至 exchange 信息 和 这
hpi 寄存器. 这些 管脚 能 也 是 使用 作 一般-目的 i/o 管脚. hd0–hd7 是 放置 在 这
高-阻抗 状态 当 不 outputting 数据 或者 当 止
是 低. 这 hpi 数据 总线 包含 总线 holders 至
减少 这 静态的 电源 消耗 造成 用floating, unused 管脚. 当 这 hpi 数据 总线 是 不 正在 驱动
用 这 ’5402, 这 总线 holders 保持 这 管脚 在 这 previous 逻辑 水平的. 这 hpi 数据 总线 holders 是 无能
在 重置 和 能 是 使能/无能 通过 这 hbh 位 的 这 bscr.
HCNTL0
HCNTL1
I
控制. hcntl0 和 hcntl1 选择 一个 host 进入 至 一个 的 这 三 hpi 寄存器. 这 控制 输入 有
内部的 pullup 电阻器 那 是 仅有的 使能 当 hpiena = 0.
†
i = 输入, o = 输出, z = 高 阻抗, s = 供应
‡
所有 revisions 的 这 ’5402 能 是 运作 和 一个 外部 时钟 源, 提供 那 这 恰当的 电压 水平 是 驱动 在 这 x2/clkin
管脚. 它 应当 是 指出 那 这 x2/clkin 管脚 是 关联 至 这 设备 1.8v 电源 供应 (cv
DD
), 相当 比 这 3v i/o 供应 (dv
DD
).
谈及 至 这 推荐 运行 情况 部分 的 这个 文档 为 这 容许的 电压 水平 的 这 x2/clkin 管脚.
: 点此下载
