www.fairchildsemi.com 2
74ALVCF322835
连接 图解
(顶 thru 视图)
管脚 描述
fbga 管脚 assignments
真实 表格
H
=
逻辑 高
L
=
逻辑 低
X
=
Don
’
t 小心, 但是 不 floating
Z
=
高 阻抗
↑
=
低-至-高 时钟 转变
便条 3:
输出 水平的 在之前 这 表明 稳步的-状态 输入 情况
是 established 提供 那 clk 是 高 在之前 le went 低.
便条 4:
输出 水平的 在之前 这 表明 稳步的-状态 输入 情况
是 established.
管脚 names 描述
OE
n
输出 使能 输入 (起作用的 低)
LE
n
获得 使能 输入
CLK
n
时钟 输入
1I
1
- 1i
18
数据 输入
2I
1
- 2i
18
数据 输入
1O
1
- 1o
18
3-状态 输出
2O
1
- 2o
18
3-状态 输出
123456
一个
1O
2
1O
1
NC NC 1I
1
1I
2
B
1O
4
1O
3
NC 地 1I
3
1I
4
C
1O
6
1O
5
地 地 1I
5
1I
6
D
1O
8
1O
7
V
CC
V
CC
1I
7
1I
8
E
1O
10
1O
9
地 地 1I
9
1I
10
F
1I
12
1O
11
地 地 1I
11
1I
12
G
1O
14
1O
13
V
CC
V
CC
1I
13
1I
14
H
1O
15
1O
16
地 地 1I
16
1I
15
J
1O
17
1O
18
OE
1
CLK
1
1I
18
1I
17
K
NC NC LE
1
地 NC NC
L
2O
2
2O
1
NC 地 2I
1
2I
2
M
2O
4
2O
3
地 地 2I
3
2I
4
N
2O
6
2O
5
V
CC
V
CC
2I
5
2I
6
P
2O
8
2O
7
地 地 2O
7
2I
8
R
2O
10
2O
9
地 地 2I
9
2I
10
T
2O
12
2O
11
V
CC
V
CC
2I
11
2I
12
U
2O
14
2O
13
地 地 2I
13
2I
14
V
2O
15
2O
16
OE
2
CLK
2
2I
16
2I
15
W
2O
17
2O
18
LE
2
地 2I
18
2I
17
输入 输出
OE
n
LE
n
CLK
n
I
n
O
n
HXXX Z
LHXL L
LHXH H
LL
↑
LL
LL
↑
HH
LLHXO
0
(便条 3)
LLLXO
0
(便条 4)
: 点此下载
