w40s11-02
2
管脚 定义
管脚 名字
管脚
非.
管脚
类型 管脚 描述
sdram0:9 2, 3, 6, 7,
22, 23, 26,
27, 11, 18
O
sdram 输出:
提供 缓冲 copy 的 buf_在. 这 传播 延迟 从 一个
rising 输入 边缘 至 一个 rising 输出 边缘 是 1 至 5 ns. 所有 输出 是 skew 控制
至 在里面 ± 250 ps 的 各自 其它.
buf_在 9 I
时钟 输入:
这个 时钟 输入 有 一个 输入 门槛 电压 的 1.5v (典型值).
SDATA 14 i/o
I
2
c 数据 输入:
数据 应当 是 提交 至 这个 输入 作 描述 在 这 i
2
c 部分
的 这个 数据 薄板. 内部的 250-k
Ω
拉-向上 电阻.
SCLOCK 15 I
I
2
c 时钟 输入:
这 i
2
c 数据 时钟 应当 是 提交 至 这个 输入 作 描述
在 这 i
2
c 部分 的 这个 数据 薄板. 内部的 250-k
Ω
拉-向上 电阻.
VDD 1, 5, 10, 13,
19, 24, 28
P
电源 连接:
电源 供应 为 核心 逻辑 和 输出 缓存区. 连接 至
3.3v 供应.
地 4, 8, 12, 16,
17, 21, 25
G
地面 连接:
连接 所有 地面 管脚 至 这 一般 系统 地面 平面.
OE 20 I
输出 使能:
内部的 250-k
Ω
拉-向上 电阻. 三-states 输出 当 低.
: 点此下载
