这 western 设计 中心, 公司
w65c02s 数据 薄板
这 western 设计 中心, 公司 w65c02s 数据 薄板 11
3.11
重置 (resb)
这 重置 (resb) 输入 是 使用 至 initialize 这 微处理器 和 开始 程序 执行. 这 resb 信号 必须
是 使保持 低 为 在 least 二 clock 循环 之后 vdd reaches 运行 电压. 准备好 (rdy) 有 非 效应 当
resb 是 正在 使保持 低. 所有 寄存器 是 initialized 用 软件 除了 这 decimal 和 中断 使不能运转 模式
选择 位 的 这 处理器 状态 寄存器 (p) 是 initialized用 硬件. 当 一个 积极的 边缘 是 发现, 那里
将 是 一个 重置 sequence lasting 七 时钟 循环. 这 程序 计数器 是 承载 和 这 重置 vector 从
locations fffc (低 字节) 和 fffd (高 字节). 这个 是 这 开始 location 为 程序 control. resb 应当 是
使保持 高 之后 重置 为 正常的 运作.
处理器 状态 寄存器 (p)
7 6 5 4 3 2 1 0
* * 1 1 0 1 * *
N V B D I Z C
*=软件 initialized
3.12
设置 overflow (sob)
一个 负的 转变 在 这设置 overflow (sob)管脚 sets 这overflow 位 (v) 在 这 状态 代号 寄存器. 这 信号 是
抽样 在 这 rising 边缘 的 phi2. sob 是 originally 将 为 快 输入 recognition 因为 它 能 是 测试
和 一个 branch 操作指南; 不管怎样, 它 是 不 推荐 在 新 系统 设计和 是 seldom 使用 在 这 past.
3.13
同步 和 opcode fetch (同步)
这 opcode fetch 循环 的 这 微处理器 操作指南 是 表明 和 同步 高. 这 同步 输出 是
提供 至 identify 那些 循环 在 这个 这 微处理器 是 fetching一个 opcode. 这 同步 线条 变得 高
在 这 时钟 循环 的 一个 opcode fetch 和 stays 高 为 这 全部 循环. 如果 这 rdy 线条 是 牵引的 低 在
这 时钟 循环 在 这个 同步 went 高, 这 处理器 将 停止 在 它的 电流 状态 和 将 仍然是 in 这 状态
直到 这 rdy 线条 变得 高. 在 这个 manner, 这 同步 信号 能 是 使用 至 控制 rdy 至 导致 单独的
操作指南 执行.
3.14
电源 (vdd) 和 地面 (vss)
vdd 是 这 积极的 电源 供应 电压 和 vss 是 系统 逻辑 地面.
3.15
vector pull (vpb)
这 vector 拉 (vpb) 输出 indicates 那 一个 vector location 是 正在 addressed 在 一个 中断 sequence. vpb
是 低 在 这 last 中断 sequence 循环, 在 这个 时间 这 处理器 读 这 中断 vector. 这
vpb 信号 将 be 使用 至 选择 和 prioritize 中断 从 一些 来源 用 modifying 这 vector 地址.
: 点此下载
