w83195r-08
初步的
发行 释放 日期: 三月. 1999
-3- 修订 0.30
5.0 管脚 描述
在 - 输入
输出 - 输出
i/o - bi-directional 管脚
# - 起作用的 低
* - 内部的 250k
Ω
拉-向上
5.1 结晶 i/o
标识 管脚 i/o 函数
Xin 5 在 结晶 输入 和 内部的 加载 电容 和
反馈 电阻器.
Xout 6 输出 结晶 输出 在 14.318mhz nominally.
5.2 cpu, sdram, pci, ioapic 时钟 输出
标识 管脚 i/o 函数
cpuclk_f 52 输出 自由 运动 cpu 时钟. 不 影响 用
cpu_stop#
CPUCLK1 51 输出 低 skew (< 250ps) 时钟 输出 为 host
发生率 此类 作 cpu, chipset 和 cache.
powered 用 vddl2. 低 如果 cpu_stop# 是 低.
cpu_stop# 47 在 这个 异步的 输入 halts cpuclk1,ioapic &放大;
sdram(0:12) 在 逻辑
“0”
水平的 当 驱动 低.
IOAPIC0 55 输出 高 驱动 缓冲 输出 的 这 结晶, 和 是
powered 用 vddl1.
ioapic_f 54 输出 自由 运动 ioapic 时钟, 和 不 影响 用
cpu_stop#
sdram [ 0:15] 18,19,21,22,24
,25,32,33,35,
36,38,39,40,41
,43,44
输出 sdram 时钟 输出. 输出 缓存区 输出 从
缓存区 在 管脚.(控制 用 chipset)
pciclk_f/
*MODE
8 i/o 自由 运动 pci 时钟 在 正常的 运作.
latched 输入. 模式=1, 管脚 2 是 ref0; 模式=0,
pin2 是 pci_stop#
pciclk0/*fs3 9 i/o 低 skew (< 250ps) pci 时钟 输出.
latched 输入 为 fs3 在 最初的 电源 向上 为 h/w
selecting 这 输出 频率 的 cpu, sdram 和
pci clocks.
pciclk [ 1:5 ] 11,12,13,14,16 输出 低 skew (< 250ps) pci 时钟 输出. 同步的
至 cpu clocks 和 1-48ns skew(cpu early).
缓存区 在 17 在 输入 至 输出 为 sdram 输出.
sdram_f 46 O 自由 运动 sdram 时钟, 和 不 影响 用
cpu_stop#
: 点此下载
