W83194BR-138
200mhz 时钟 为 所以lano chipset
发行 释放 日期: 将 2000
-1-修订 0.37
1.0一般 描述
这 w83194br-138 是 一个 时钟 synthesizer 为 intel 815 solano chipset. w83194br-138 提供 所有
clocks 必需的 为 高-速 risc 或者 cisc 微处理器 和 也 提供 64 不同的
发生率 的 cpu, sdram, pci, 3v66, ioapic clocks 频率 设置. 所有 clocks 是 externally
可选择的 和 平整的 transitions.
这 w83194br-138 提供 i
2
c 串行 总线 接口 至 程序 这 寄存器 至 使能 或者 使不能运转
各自 时钟 输出 和 提供 0.25% 和 0.5% 中心 类型 展开 spectrum 至 减少 emi.
这 w83194br-138 提供 stepless 频率 程序编制 用 controlling 这 vco freq. 和 这
时钟 输出 divisor 比率. 也 这 skew 的 cpu, sdram 和 3v66 时钟 输出 是 可编程序的.
一个 watch dog 计时器 是 quipped 和 当 时间 out, 这 reset# 管脚 将 输出 4ms 脉冲波 信号.
这 w83194br-138 accepts 一个 14.318 mhz 涉及 结晶 作 它的 输入 和 runs 在 一个 3.3v 供应.
高 驱动 pci 和 sdram 时钟 输出 典型地 提供 更好 比 1 v /ns 回转 比率 在 30
pf 负载. cpu时钟 输出 典型地 提供 更好的 比 1 v /ns 回转 比率 在 20 pf 负载 作
维持 50
±
5% 职责 循环. 这 fixed 频率 输出 作 ref, 24mhz, 和 48 mhz 提供
更好的 比 0.5v /ns 回转 比率.
2.0产品 特性
•
2 cpu clocks
•
3 3v66 时钟s
•
9 sdram clocks 为 2 dimms
•
8 pci 同步的 clocks.
•
optional 单独的 或者 mixed 供应:
(vddr = vddp=vdds = vdd48 = vdd3 = 3.3v, vdda=vddc=2.5v)
•
skew 表格 cpu 至 pci 时钟-1 至 4 ns, 中心 2.6 ns
•
平整的 频率 转变 和 selections 从 66.8 至 200mhz
•
I
2
c 2-线 串行 接口 和 i
2
c 读 后面的
•
0.25% 或者 0.5% 中心 类型 展开 spectrum
•
可编程序的 寄存器 至 使能/停止 各自 输出 和 选择 模式
(模式 作 触发-状态 或者 正常的 )
•
48 mhz 为 usb
•
24 mhz 为 超级的 i/o
•
packaged 在 48-管脚 ssop
: 点此下载
