WM8782
产品 预告(展)
w
pp, 将 2004, rev 1.0
4
管脚 描述
管脚 非. 名字 类型 描述
1 MCLK
数字的 输入 主控 时钟
2 DOUT
数字的 输出 模数转换器 数字的 音频的 数据
3 LRCLK
数字的 输入 / 输出 音频的 接口 left / 正确的 时钟
4 DGND
供应 数字的 负的 供应
5 DVDD
供应 数字的 积极的 供应
6 BCLK
数字的 输入 / 输出 音频的 接口 位 时钟
7 IWL
数字的 tristate 输入 文字 长度
0 = 16 位
1 = 20 位
z = 24 位
8 FSAMPEN
数字的 tristate 输入 快 抽样 比率 使能
0 = 48ken
1= 96ken
z= 192ken
9 FORMAT
数字的 tristate 输入 音频的 模式 选择
0 = rj
1 = lj
z = i2s
10 VMID
analogue 输出 midrail 电压 解耦 电容
11 VREFGND
供应 负的 供应 和 基质 连接
12 VREFP
analogue 输出 积极的 涉及 电压 解耦 管脚; 10uf 外部 decouplin
g
13 AVDD
供应 analogue 积极的 供应
14 AGND
供应 analogue 负的 供应 和 基质 连接
15 AINOPR
analogue 输出 正确的 频道 内部的 运算-放大 输出
16 AINR
analogue 输入 正确的 频道 输入
17 COM
analogue 输入 一般 模式 高 阻抗 输入 应当 是 设置 至 midrail.
18 AINOPL
analogue 输出 left 频道 内部的 运算-放大 输出
19 AINL
analogue 输入 left 频道 输入
20 m/s
数字的 输入 接口 模式 选择
0 = 从动装置 模式 (128fs, 192fs, 256fs, 384fs, 512fs, 768fs)
1 = 主控 模式 (256fs, 128fs)
(fs=文字 时钟 频率)
: 点此下载
