先进的 信息
WM8753L
w
ai rev 3.1 六月 2004
14
测试 情况
dcvdd = 1.42v, dbvdd = avdd = spkrvdd = pllvdd = 3.3v, dgnd = agnd = pllgnd = 0v, t
一个
= +25
o
c, 从动装置 模式
fs = 48khz, mclk = 384fs, 24-位 数据, 除非 否则 stated.
参数 标识 最小值 典型值 最大值 单位
系统 时钟 定时 信息
模式/gpio3 和 csb/gpio5 至 avdd
和 dcvdd 电源-向上 建制 时间
t
pusetup
100 美国
avdd 和 dcvdd 至 模式/gpio3 和
csb/gpio5 支撑 时间
t
puhold
1 ms
dbvdd powerup 至 dcvdd 或者 avdd
powerup
t
dbpu
0 美国
便条:
1. dbvdd 必须 是 有提供的 在之前 或者 在 一样 时间 作 也 dcvdd 或者 avdd 至 确保 模式 和 csb 是 定义
内部 当 电源 在 重置 是 released
音频的 接口 定时 – 主控 模式
图示 2 数字的 音频的 数据 定时 – 主控 模式 (看 控制 接口)
测试 情况
dcvdd = 1.42v, dbvdd = avdd = hpvdd = spkrvdd = pllvdd = 3.3v, dgnd = agnd = pllgnd = 0v, t
一个
= +25
o
c,
从动装置 模式, fs = 48khz, mclk = 256fs, 24-位 data, 除非 否则 stated.
参数 标识 最小值 典型值 最大值 单位
音频的 数据 输入 定时 信息
lrc / vxfs 传播 延迟 从 bclk / vxclk 下落
边缘
t
DL
10 ns
adcdat / vxdout 传播 延迟 从 bclk / vxclk
下落 边缘
t
DDA
10 ns
dacdat / vxdin 建制 时间 至 bclk / vxclk rising 边缘
t
DST
10 ns
dacdat / vxdin 支撑 时间 从 bclk / vxclk rising 边缘
t
DHT
10 ns
: 点此下载
