9/92
m36wt864tf, m36wt864bf
信号 描述
看 图示 2 逻辑 图解 和 表格 1,信号
names, 为 一个 brief overview 的 这 信号 连接-
ed 至 这个 设备.
地址 输入 (a0-a18).
地址 a0-a18
是 一般 输入 为 这 flash 和 这 sram
组件. 这 地址 输入 选择 这 cells
在 这 记忆 排列 至 进入 在 总线 读
行动. 在 总线 写 行动 它们 con-
trol 这 commands sent 至 这 command 接口
的 这 内部的 状态 机器. 这 flash 记忆 是
accessed 通过 这 碎片 使能 (
EF
) 和 写
使能 (wf
) 信号, 当 这 sram 是 accessed
通过 二 碎片 使能 信号 (e1s
和 e2s)
和 这 写 使能 信号 (ws
).
地址 输入 (a19-a21).
地址 a19-a21
是 输入 为 这 flash 组件 仅有的. 这
flash 记忆 是 accessed 通过 这 碎片 en-
能 (ef
) 和 写 使能 (wf) 信号.
数据 输入/输出 (dq0-dq15).
这 数据 i/o
输出 这 数据 贮存 在 这 选择 地址
在 一个 总线 读 运作 或者 输入 一个 command
或者 这 数据 至 是 编写程序 在 一个 写 总线
运作.
flash 碎片 使能 (ef
).
这 碎片 使能 输入
activates 这 记忆 控制 逻辑, 输入 缓存区,
decoders 和 sense 放大器. 当 碎片 en-
能 是 在 v
IL
和 重置 是 在 v
IH
这 设备 是 在 交流-
tive 模式. 当 碎片 使能 是 在 v
IH
这
记忆 是 deselected, 这 输出 是 高 imped-
ance 和 这 电源 消耗量 是 减少 至 这
保卫-用 水平的.
flash 输出 使能 (gf
).
这 输出 使能
控制 数据 输出 在 这 总线 读 opera-
tion 的 这 记忆.
flash 写 使能 (
WF
).
这 写 使能
控制 这 总线 写 运作 的 这 记忆’s
command 接口. 这 数据 和 地址 输入
是 latched 在 这 rising 边缘 的 碎片 使能 或者
写 使能 whichever occurs 第一.
flash 写 保护 (wpf
).
写 保护 是 一个
输入 那 给 一个 额外的 硬件 保护
为 各自 块. 当 写 保护 是 在 v
IL
, 这
锁-向下 是 使能 和 这 保护 状态 的
这 锁-向下 blocks 不能 是 changed.
当 写 保护 是 在 v
IH
, 这 锁-向下 是
无能 和 这 锁-向下 blocks 能 是
锁 或者 unlocked. (谈及 至 表格 13, 锁 sta-
tus).
flash 重置 (rpf
).
这 重置 输入 提供 一个
硬件 重置 的 这 记忆. 当 重置 是 在
V
IL
, 这 记忆 是 在 重置 模式: 这 输出 是
高 阻抗 和 这 电流 消耗量 是
减少 至 这 重置 供应 电流 i
DD2
. 谈及 至
表格 2, 直流 特性 - 电流 为 这 val-
ue 的 i
dd2.
之后 重置 所有 blocks 是 在 这 锁
状态 和 这 配置 寄存器 是 重置.
当 重置 是 在 v
IH
, 这 设备 是 在 正常的 运算-
限定. exiting 重置 模式 这 设备 enters
异步的 读 模式, 但是 一个 负的 transi-
tion 的 碎片 使能 或者 获得 使能 是 必需的 至
确保 有效的 数据 输出.
这 重置 管脚 能 是 连接 和 3v 逻辑 和-
输出 任何 额外的 电路系统. 它 能 是 系 至 v
RPH
(谈及 至 表格 19, 直流 特性).
flash 获得 使能 (lf
).
获得 使能 latches
这 地址 位 在 它的 rising 边缘. 这 地址
获得 是 transparent 当 获得 使能 是 在 v
IL
和 它 是 inhibited 当 获得 使能 是 在 v
IH
.
获得 使能 能 是 保持 低 (也 在 板 水平的)
当 这 获得 使能 函数 是 不 必需的 或者
supported.
flash 时钟 (kf).
这 时钟 输入 synchronizes
这 flash 记忆 至 这 微控制器 在
同步的 读 行动; 这 地址 是
latched 在 一个 时钟 边缘 (rising 或者 下落, accord-
ing 至 这 配置 settings) 当 获得 en-
能 是 在 v
IL
. 时钟 是 don't 小心 在
异步的 读 和 在 写 行动.
flash wait (waitf).
wait 是 一个 flash 输出 信号
使用 在 同步的 读 至 表明 whether
这 数据 在 这 输出 总线 是 有效的. 这个 输出 是
高 阻抗 当 flash 碎片 使能 是 在 v
IH
或者 flash 重置 是 在 v
IL
. 它 能 是 配置 至 是
起作用的 在 这 wait 循环 或者 一个 时钟 循环 在
进步. 这 waitf 信号 是 不 gated 用 输出
使能.
sram 碎片 使能 (e1s
, e2s).
这 碎片 en-
能 输入 活动 这 sram 记忆 控制
逻辑, 输入 缓存区 和 decoders. e1s
在 v
IH
或者
e2s 在 v
IL
deselects 这 记忆 和 减少 这
电源 消耗量 至 这 备用物品 水平的. e1s
和
e2s 能 也 是 使用 至 控制 writing 至 这
sram 记忆 排列, 当 ws
仍然是 在 v
il.
它
是 不 允许 至 设置 ef
在 v
il,
E1S在 v
IL
和 e2s
在 v
IH
在 这 一样 时间.
sram 写 使能 (ws
).
这 写 使能 在-
放 控制 writing 至 这 sram 记忆 排列.
WS
是 起作用的 低.
sram 输出 使能 (gs)
.
这 输出 使能
门 这 输出 通过 这 数据 缓存区 在
一个 读 运作 的 这 sram 记忆. gs
是 交流-
tive 低.
sram upper 字节 使能 (ubs)
.
这 upper
字节 使能 输入 使能 这 upper 字节 为
sram (dq8-dq15). ubs
是 起作用的 低.
sram 更小的 字节 使能 (lbs
).
这 更小的
字节 使能 输入 使能 这 更小的 字节 为
sram (dq0-dq7). lbs
是 起作用的 低.
V
DDF
供应 电压.
V
DDF
提供 这 电源
供应 至 这 内部的 核心 的 这 flash 记忆 de-
: 点此下载
