MAX195
数据 是 clocked 输出 在 sclk’s 下落 边缘. 时钟
数据 在 在 sclk’s rising 边缘 或者, 为 时钟 speeds
在之上 2.5mhz, 在 这 下列的 下落 边缘 至 满足
这 最大 sclk-至-dout 定时 规格
(图示 7). 这 最大 sclk 速 是 5mhz. 看
这
运行 模式 和 spi/qspi 接口
部分
为 额外的 信息. 当 这 转换 时钟
是 near 它的 最大 (1.7mhz), 读 这 数据 之后
各自 转换 (在 这 acquisition 时间) 结果
在 更小的 throughput (关于 70ksps 最大值) 比 读
这 数据 在 conversions, 因为 它 takes 变长
比 这 最小 输入 acquisition 时间 (四 循环
在 1.7mhz) 至 时钟 16 数据 位 在 5mbps. 之后 这
数据 有 被 clocked 在, leave 一些 时间 (关于
1µs) 为 任何 结合 噪音 在 ain 至 settle 在之前
beginning 这 next 转换.
whichever 方法 是 选择 为 读 这 数据, con-
版本 能 是 individually initiated 用 bringing
CONV
低, 或者 它们 能 出现 continuously 用 连接
EOC
至
CONV
. 图示 8 显示 这 max195 在 它的 simplest
运算的 配置.
16-位, 85ksps 模数转换器 和 10µa 关闭
10 ______________________________________________________________________________________
EOC
CS
SCLK
(情况 1)
SCLK
(情况 2)
情况 1: sclk idles 低, 数据 latched 在 rising 边缘 (cpol = 0, cpha = 0)
情况 2: sclk idles 低, 数据 latched 在 下落 边缘 (cpol = 0, cpha = 1)
情况 3: sclk idles 高, 数据 latched 在 下落 边缘 (cpol = 1, cpha = 0)
便条: arrows 在 sclk transitions 表明 闭锁 边缘
DOUT
SCLK
(情况 3)
t
CONV
t
DH
t
SD
t
DV
MSB LSB
B15
B14 B13 B12 B3 B2 B1
B0
B11
t
CSS
t
CSH
MAX195
10
µ
F
bp/向上/
SHDN
CLK
SCLK
VDDD
DOUT
DGND
涉及
(0v 至 vdda)
相似物
输入
-5v
EOC
CS
VDDA
VSSA
AGND
AIN
转换
时钟
+5V
REF
VSSD
重置
CONV
0.1
µ
F
10
µ
F
0.1
µ
F
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
图示 7. 输出 数据 format, 读 数据 在 conversions (模式 2)
图示 8. max195 在 这 simplest 运行 配置
: 点此下载
