R
xc3000 序列 地方 可编程序的 门 arrays
7-16 十一月 9, 1998 (版本 3.1)
图示 15: 可编程序的 interconnection 的 longlines.
这个 是 提供 在 这 edges 的 这 routing 范围.
三-状态 缓存区 准许 这 使用 的 horizontal longlines 至 表格 在-碎片 连线的 和 和 多路复用 buses. 这 left 二
非-时钟 vertical longlines 每 column (除了 xc3020a) 和 这 outer perimeter longlines 将 是 编写程序 作
connectable half-长度 线条.
V
CC
D
一个
D
B
D
C
D
N
V
CC
Z
=
D
一个
•
D
B
•
D
C
•
...
•
D
N
X3036
(低)
图示 16: 3-状态 缓存区 执行 一个 连线的-和 函数.
当 所有 这 缓存区 3-状态 线条 是 高, (高
阻抗), 这 拉-向上 电阻(s) 提供 这 高 输出. 这 缓存区 输入 是 驱动 用 这 控制 信号 或者 一个 low.
D
一个
一个
D
B
B
D
C
C
D
N
N
D
一个
一个•+=D
B
B•+D
C
C•+ D
N
N•Z…+
X1741A
弱
keeper 电路
图示 17: 3-状态 缓存区 执行 一个 多路调制器.
这 选择 是 accomplished 用 这 缓存区 3-状态 信号.
: 点此下载
