首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:727243
 
资料名称:XC5000
 
文件大小: 434.64K
   
说明
 
介绍:
Logic Cell Array Family
 
 


: 点此下载
  浏览型号XC5000的Datasheet PDF文件第1页
1
浏览型号XC5000的Datasheet PDF文件第2页
2
浏览型号XC5000的Datasheet PDF文件第3页
3
浏览型号XC5000的Datasheet PDF文件第4页
4

5
浏览型号XC5000的Datasheet PDF文件第6页
6
浏览型号XC5000的Datasheet PDF文件第7页
7
浏览型号XC5000的Datasheet PDF文件第8页
8
浏览型号XC5000的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
R
1
XC5200
逻辑 cell 排列 家族
初步的 (v1.0) 产品 描述
表格 1. 最初的 xc5200 地方-可编程序的 门 排列 家族 members
设备 XC5202 XC5204 XC5206 XC5210 XC5215
典型 门 范围
2,200 -
2,700
3,900 -
4,800
6,000 -
7,500
10,000 -
12,000
14,000 -
18,000
versablock 排列
8 x 8 10 x 12 14 x 14 18 x 18 22 x 22
号码 的 clbs
64 120 196 324 484
号码 的 flip-flops
256 480 784 1,296 1,936
号码 的 i/os
84 124 148 196 244
tbufs 每 horizontal longline
10 14 16 20 24
全部地 supported 用 xact
®
开发 系统
包含 完全 支持 为 xact-performance™,
x-blox™, unified libraries, relationally 放置
macros (rpms), xdelay, 和 xchecker™
宽 选择 的 pc 和 workstation platforms
接口 至 更多 比 100 第三-群 cae tools
描述
这 xc5200 地方-可编程序的 门 排列 家族 是
engineered 至 deliver 这 最低 费用 的 任何 fpga 家族.
用 optimizing 这 新 xc5200 architecture 为 tlm
技术 和 0.6-
µ
m cmos sram 处理, dramatic
advances 有 被 制造 在 硅 efficiency. 这些
advances 位置 这 xc5200 家族 作 一个 费用-有效的,
高-容积 alternative 至 门 arrays.
building 在 experiences gained 和 三 previous
successful sram fpga families, 这 xc5200 家族
brings 一个 强健的 特性 设置 至 高-密度 可编程序的
逻辑 设计. 这 versablock 逻辑 单元, 这 versaring
i/o 接口, 和 一个 rich hierarchy 的 interconnect
resources 联合的 至 增强 设计 flexibility 和
减少 时间-至-market.
完全 支持 为 这 xc5200 家族 是 delivered
通过 这 familiar xact 软件 环境. 这
xc5200 家族 是 全部地 supported 在 popular workstation
和 pc platforms. popular 设计 entry 方法 是 全部地
supported, 包含 abel, 图式 俘获, 和
综合. designers utilizing 逻辑 综合 能 使用 它们的
存在 synopsys, viewlogic, mentor, 和 exemplar tools
至 设计 和 这 xc5200 设备.
特性
高-密度 家族 的 地方-可编程序的 门 arrays
(fpgas)
设计- 和 处理-优化 为 低 费用
0.6-
µ
m 三-layer metal (tlm) 处理
系统 效能 向上 至 50 mhz
sram-为基础, 在-系统 reprogrammable architecture
有伸缩性的 architecture 和 abundant routing resources
versablock™ 逻辑 单元
versaring™ i/o 接口
专心致志的 cell-feedthrough path
hierarchical interconnect 结构
extensive 寄存器/latches
专心致志的 carry 逻辑 为 arithmetic 功能
cascade chain 为 宽 输入 功能
专心致志的 ieee 1149.1 boundary-scan 逻辑
内部的 3-状态 bussing 能力
四 global 低-skew 时钟 或者 信号 分发 nets
globally 可选择的 cmos 或者 ttl 输入 门槛
输出 回转-比率 控制
8-毫安 下沉 电流 每 输出
configured 用 加载 二进制的 file
unlimited reprogrammability
六 程序编制 模式, 包含 高-速
express™ 模式
100% 工厂 测试
100% footprint 兼容性 为 一般 包装
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com