R
3
• 这 tlm 处理 准许 significant 改进 在 这
routing 结构. 各自 xc5200 versablock 元素
有 完全 intra-clb routing, 这 lim, 和 提供 四
直接 routing 连接 至 各自 的 这 四
neighboring clbs (北, 南, east, 和 west). 任何
函数 发生器 或者 flip-flop 因此 有 unrestricted
connectivity 至 19 其它 函数 发生器 或者 flip-
flops: 三 在 它的 自己的 clb, 和 16 在 这 调整
clbs. 这些 直接 connects 做 不 compete 和 这
一般 routing resources (看 表格 3).
• 各自 xc5200 3-状态 缓存区 (tbuf) 能 驱动 向上 至 二
horizontal longlines; 各自 xc4000 tbuf accesses
仅有的 一个 horizontal longline.
• 那里 是 一个 特定的 racetrack, 这 versaring, 在
这 outer 边缘 的 这 核心 clb 排列 和 这 环绕 的
iobs, 供应 significant 帮助 在 overcoming 这
问题 造成 用 early locking 的 i/o 管脚.
• 那里 是 非 内部的 拉-ups 为 xc5200 longlines.
图示 1. xc5200 architectural overview
表格 3. routing resource comparison
Resource XC5200 XC4000
单独的-长度 线条
10 8
翻倍-长度 线条
44
Longlines
86
直接 connects
80
VersaRing
yes 非
X4955
GRM
输入/输出 blocks (iobs)
对抗-
块
GRM
对抗-
块
VersaRing
VersaRing
GRM
对抗-
块
GRM
对抗-
块
GRM
对抗-
块
GRM
对抗-
块
GRM
对抗-
块
GRM
对抗-
块
GRM
对抗-
块
VersaRing
VersaRing
architectural overview
图示 1 presents 一个 simplified, conceptual overview 的 这
xc5200 architecture. 类似的 至 常规的 fpgas, 这
xc5200 家族 组成 的 可编程序的 iobs,
可编程序的 逻辑 blocks, 和 可编程序的
interconnect. 不像 其它 fpgas, 不管怎样, 这 逻辑 和
local routing resources 的 这 xc5200 家族 是
联合的 在 flexible versablocks. 一般-目的
routing connects 至 这 versablock 通过 这 一般
routing 矩阵变换 (grm).
versablock: abundant local routing 加 多功能的
逻辑
这 基本 逻辑 元素 在 各自 versablock 结构 是
这 逻辑 cell, 显示 在 图示 2. 各自 lc 包含 一个 4-
输入 函数 发生器 (f), 一个 存储 设备 (fd), 和
控制 逻辑. 那里 是 five 独立 输入 和 三
输出 至 各自 lc. 这 independence 的 这 输入 和
输出 准许 这 软件 至 maximize 这 resource
utilization 在里面 各自 lc. 各自 逻辑 cell 也 包含 一个
直接 feedthrough path 那 做 不 sacrifice 这 使用 的
也 这 函数 发生器 或者 这 寄存器; 这个 特性 是
一个 first 为 fpgas. 这 存储 设备 是 configurable 作
也 一个 d flip-flop 或者 一个 获得. 这 控制 逻辑 组成 的
carry 逻辑 为 快 implementation 的 arithmetic 功能,
这个 能 也 是 configured 作 一个 cascade chain 准许
decode 的 非常 宽 输入 功能.
这 xc5200 clb 组成 的 四 lcs, 作 显示 在
图示 3. 各自 clb 有 20 独立 输入 和 12
独立 输出. 这 顶 和 bottom pairs 的 lcs 能
是 configured 至 执行 5-输入 功能. 这
challenge 的 fpga implementation 软件 有 总是
被 至 maximize 这 用法 的 逻辑 resources. 这
xc5200 家族 地址 这个 公布 用 surrounding 各自
clb 和 二 类型 的 local interconnect — 这 lim 和
直接 connects. 这些 二 interconnect resources,
联合的 和 这 clb, 表格 这 versablock, represented
在 图示 4.
图示 2. xc5200 逻辑 cell (四 lcs 每 clb)
X4956
F4
F3
F
FD
F2
F1
DQ
X
做
DI
CO
CI CE CK CLR
: 点此下载
