2-8
最大 整体的 剂量 这 xc7300 epld 能 是
exposed 至 没有 损坏 是 7000 w • s/cm
2
, 或者 approxi-
mately 一个 week 在 12,000
µ
w/cm
2
.
设计 recommendations
为 恰当的 运作, 所有 unused 输入 和 i/o 管脚 必须
是 连接 至 一个 有效的 逻辑 水平的 (高 或者 低). 这 rec-
ommended 解耦 为 所有 v
CC
管脚 应当 总的 1
µ
F
使用 高-速 (tantalum 或者 陶瓷的) 电容.
使用 静电的 释放 (静电释放) 处理 程序
和 这 xc7300 eplds 至 阻止 损坏 至 这 设备
在 程序编制, 组装, 和 测试.
设计 安全
各自 成员 的 这 xc7300 家族 有 一个 multibit 安全
系统 那 控制 进入 至 这 configuration pro-
grammed 在 这 设备. 这个 安全 scheme 使用 mul-
tiple 非易失存储器 位 在 各种各样的 locations 在里面 这 非易失存储器
排列 至 提供 一个 高等级的 程度 的 设计 安全 比 其它
非易失存储器 和 fused-为基础 设备. 编写程序 数据
在里面 非易失存储器 cells 是 invisible–even 当 examined
下面 一个 microscope–and 不能 是 selectively erased.
这 非易失存储器 安全 位, 和 这 设备 configuration
数据, 重置 当 这 设备 是 erased.
高-容积 生产 程序编制
这 xc7300 家族 提供 flexibility 为 低-容积 proto-
类型 作 好 作 费用-成效 为 高-容积 pro-
duction. 这 设计者 能 开始 和 陶瓷的 window
包装 部分 为 prototypes, ramp 向上 最初的 生产
使用 低-费用 塑料 部分 编写程序 在-house, 和
然后 变换 在 高-容积 生产 使用 xilinx 工厂
编写程序 和 测试 设备.
这 xilinx 工厂 编写程序 concept 提供 significant
有利因素 在 competitive masked plds, 或者 asic
redesigns:
• 非 redesign 是 必需的 – 甚至 though masked 设备
是 advertised 作 定时 兼容, 不明显的 differences
在 一个 碎片 布局 能 意思 系统 失败.
• 设备 是 工厂 测试 – 工厂-编写程序
设备 是 测试 作 部分 的 这 制造 流动,
insuring 高-质量 产品.
• shipments 是 delivered 快 – 生产 shipments
能 begin 在里面 一个 few weeks, eliminating masking
延迟 和 资格 (所需的)东西.
为 工厂 程序编制 程序, 联系 your local
xilinx 代表.
xepld 开发 系统
这 设计者 能 create, 执行, 和 核实 数字的
逻辑 电路 为 epld 设备 使用 这 xilinx xepld
开发 系统. 设计 能 是 represented 作
schematics consisting 的 xepld 库 组件, 作
behavioral 描述, 或者 作 一个 mixture 的 两个都. 这
xepld 翻译 maps 这 设计 quickly 和 自动地-
cally 面向 一个 选择 epld 设备, 生产 documenta-
tion 为 设计 分析 和 creates 一个 程序编制 file 至
configure 这 设备.
这 下列的 lists 一些 的 这 xepld 开发 sys-
tem 特性.
• familiar 设计 approach 类似的 至 ttl 和 pld
技巧
• converts netlist 至 fuse 编排 在 分钟 使用 一个 ’486
pc 或者 workstation platform
• 接口 至 标准 第三-群 cae schematics,
simulation tools, 和 behavioral languages
• 图式 库 和 familiar 和 powerful ttl-像
组件, 包含 plds 和 alus
• predictable 定时 甚至 在之前 设计 entry, 使用
库 组件 和 boolean equations
定时 simulation 使用 viewsim, orcad vst, 和 其它
tools 控制 用 这 xilinx 设计 manager (xdm)
程序
定时 模型
定时 在里面 这 xc7300 eplds 是 准确地 deter-
mined 使用 外部 定时 参数 从 这 设备
数据 薄板, 使用 一个 多样性 的 cae simulators, 或者 和 这
定时 模型 显示 在 图示 8.
这 定时 模型 是 为基础 在 这 fixed 内部的 延迟 的
这 xc7300 architecture 这个 组成 的 四 基本
部分: i/o blocks, 这 uim, 快 函数 blocks 和
高-密度 函数 blocks. 这 定时 模型 identifies
这 内部的 延迟 paths 和 它们的 relationships 至 交流 char-
acteristics. 使用 这个 模型 和 这 交流 特性,
designers 能 容易地 计算 这 定时 信息 为 一个
particular epld.
: 点此下载
