WM8721
产品 预告(展)
wolfson 微电子学 有限公司
pp rev 1.3 十一月 2000
7
数字的 音频的 接口 – 主控 模式
BCLK
(输出)
DACLRC
(输出)
DACDAT
t
DLT
t
DHT
t
DL
图示 2 数字的 音频的 数据 定时 - 主控 模式
测试 情况
avdd, hpvdd, dvdd = 3.3v, agnd = 0v, dcvdd = 1.5v, dgnd = 0v, t
一个
= +25
o
c, 从动装置 模式, fs = 48khz, xti/mclk =
256fs 除非 否则 陈述.
参数 标识 测试 情况 最小值 典型值 最大值 单位
音频的 数据 输入 定时 信息
daclrc 传播 延迟
从 bclk 下落 边缘
t
DL
010ns
dacdat 建制 时间 至
bclck rising 边缘
t
DST
10 ns
dacdat 支撑 时间 从
bclk rising 边缘
t
DHT
10 ns
数字的 音频的 接口 – 从动装置 模式
BCLK
DACLRC
t
BCH
t
BCL
t
BCY
DACDAT
t
LRSU
t
DS
t
LRH
图示 3
数字的 音频的 数据 定时
–
从动装置 模式
测试 情况
avdd, hpvdd, dvdd = 3.3v, agnd = 0v, dcvdd = 1.5v, dgnd = 0v, t
一个
= +25
o
c, 从动装置 模式, fs = 48khz, mclk = 256fs
除非 否则 陈述.
参数 标识 测试 情况 最小值 典型值 最大值 单位
音频的 数据 输入 定时 信息
bclk 循环 时间
t
BCY
50 ns
bclk 脉冲波 宽度 高
t
BCH
20 ns
bclk 脉冲波 宽度 低
t
BCL
20 ns
daclrc 设置-向上 时间 至
bclk rising 边缘
t
LRSU
10 ns
daclrc 支撑 时间 从
bclk rising 边缘
t
LRH
10 ns
dacdat 设置-向上 时间 至
bclk rising 边缘
t
DS
10 ns
dacdat 支撑 时间 从
bclk rising 边缘
t
DH
10 ns
: 点此下载
