4
fn9049.7
12月 28, 2004
pwm 转换器
加载 规章制度 0.0ma < i
VOUT1
< 5.0a; 5.0v < v
BATT
< 24.0v -2.0 - +2.0 %
vsen 管脚 偏差 电流 I
VSEN
用 设计 50 80 120 nA
V
输出
管脚 输入 阻抗 I
VOUT
V
输出
= 5v 40 55 65 k
Ω
欠压 shut-向下 水平的 V
UVL
fraction 的 这 设置 要点; ~2
µ
s 噪音 过滤 70 - 85 %
超（电）压 shut-向下 V
OVP1
fraction 的 这 设置 要点; ~2
µ
s 噪音 过滤 110 - 130 %
门 驱动器
upper 驱动 拉-向上 阻抗 R
2UGPUP
V
CC
= 4.5v - 8 15
Ω
upper 驱动 拉-向下 阻抗 R
2UGPDN
V
CC
= 4.5v - 3.2 5
Ω
更小的 驱动 拉-向上 阻抗 R
2LGPUP
V
CC
= 4.5v - 8 15
Ω
更小的 驱动 拉-向下 阻抗 R
2LGPDN
V
CC
= 4.5v - 1.8 3
Ω
电源 好的 和 控制 功能
电源 好的 更小的 门槛 V
pg-
fraction 的 这 设置 要点; ~3
µ
s 噪音 过滤 -13 - -7 %
电源 好的 高等级的 门槛 V
PG+
fraction 的 这 设置 要点; ~3
µ
s 噪音 过滤.
有保证的 用 设计.
12 - 16 %
pgoodx 泄漏 电流 I
PGLKG
V
PULLUP
= 5.5v - - 1
µ
一个
pgoodx 电压 低 V
PGOOD
I
PGOOD
= -4ma - 0.5 0.85 V
en - 低 (止) --0.8v
en - 高 (在) 2.5 - - V
ccm enforced (hysteretic 运作
inhibited)
voutx 牵引的 低 - - 0.1 V
自动 ccm/hysteretic 运作 使能 voutx 连接 至这 输出 0.9 - - V
ddr - 低 (止) --0.8v
ddr - 高 (在) 2.5 - - V
ddr ref 输出 电压 V
DDREF
ddr = 1, i
REF
= 0...10ma 0.99*
V
OC2
V
OC2
1.01*
V
OC2
V
ddr ref 输出 电流 I
DDREF
ddr = 1. 有保证的 用 设计. - 10 16 毫安
电的 规格
推荐 运行 情况, 除非 否则 指出.
(持续)
参数 标识 测试 情况 最小值 典型值 最大值 单位
ISL6225
: 点此下载
