ZL20200
数据 薄板
8
zarlink 半导体 公司
1.0 一般 描述
一个 详细地 块 图解 是 显示 在 图示 3. 这个 显示s 这 receive 和 transmit paths 加 这 lo 一代
电路系统. 控制 是 通过 一个 串行 总线 和 这 增加的 直接 输入 至 控制 receive 和 transmit 模式 和
优化 电源 消耗量.
图示 3 - zl20200 详细地 块 图解
RSSI
rx q+
rx q–
π
/2
π
/2
串行
接口
放大器 demod.
和 rssi
lo 选择
和
Doubler
60kHz
PLL
PLL
synth 程序编制
PLL
π
/2
π
/2
控制
43
44
rx i+
rx i–
45
46
41
42
40
fm 输出
fm fb
32
33
27
28
1
2
3
tx i+
tx i–
tx q+
tx q–
SDAT
SCLK
SLATCH
56
34
20
11
10
21
26252223
vcc 控制
tx rxb
ENABLE2
ENABLE1
RESETB
24
vcc tx
tx 增益
tx filt out–
tx filt out+
tx filt in+
tx filt in–
15
17
vcc tx rf
tx deg900
18
tx deg1900
19
16
tx 900
tx 1900
51
55
54
9
8
12
14
6
rx 增益
if1 in+
if1 in–
1900
lo 输出
900
lo 输出
900 lo 在
1900 lo 在
uhf cp
vcc uhf lo
13
29
35
4
39
48
31
38
49
47
37
30
tx vco–
tx vco+
tx cp
rx cp
rx vco+
TCXO
rx vco–
i 设置
vcc rx pll
vcc tx pll
vcc vhf cp
7
50
vcc uhf lo 输出
vcc rx
5
vcc uhf pll
36
锁 det
MUX
选项
Tank
电路
Tank
电路
控制
Σ
÷
N
π
/2
循环
过滤
循环
过滤
循环
过滤
选项
: 点此下载
